Analisi e Dimensionamento di un Level Shifter Integrato in GaN-on-SOI per Applicazioni di Potenza

I gate driver, responsabili del pilotaggio dei transistor di potenza, sono spesso affiancati da level shifter, circuiti mixed-signal che fungono da interfaccia tra il dominio di controllo a bassa tensione e quello di comando del gate driver ad alta tensione. Il presente elaborato ha l’obiettivo di analizzare e dimensionare un circuito level shifter integrato, realizzato utilizzando la tecnologia GaN-on-SOI a 650 V sviluppata da IMEC. Inizialmente verrà introdotta la tecnologia GaN, evidenziandone le principali proprietà elettriche e i vantaggi rispetto alla tecnologia al silicio. Successivamente saranno analizzate le principali architetture di level shifter, mettendone in luce vantaggi e criticità. Il level shifter integrato in tecnologia GaN sarà poi implementato all'interno dell’ambiente Cadence Virtuoso. L’obiettivo è ottenere un level shifter a occupazione di area minima, capace di trasferire correttamente i segnali da un microcontrollore al gate driver, garantendo un pilotaggio efficace dei dispositivi di potenza. Durante questa fase, il funzionamento e il dimensionamento del circuito saranno approfonditi e supportati da simulazioni, che ne chiariranno il comportamento e ne confermeranno la validità rispetto agli obiettivi progettuali. Il level shifter oggetto di studio è pensato per essere integrato monoliticamente con due gate driver e due transistor di potenza in configurazione half-bridge, condividendo lo stesso substrato di semiconduttore per formare un power stage compatto. Questo approccio riduce le induttanze parassite, aumenta la densità di integrazione e migliora le prestazioni dinamiche. Una possibile applicazione è nei convertitori DC-DC boost per sistemi microinverter, dove efficienza, alta frequenza e compattezza migliorano la conversione dell’energia fotovoltaica. L’integrazione monolitica basata su GaN rappresenta così una soluzione promettente per l’elettronica di potenza di nuova generazione.