Progetto e sperimentazione di un convertitore seriale parallelo su FPGA per un flusso video LVDS a elevata frequenza generato da una telecamera stereo

Gobbi, Vitaliano (2012) Progetto e sperimentazione di un convertitore seriale parallelo su FPGA per un flusso video LVDS a elevata frequenza generato da una telecamera stereo. [Laurea], Università di Bologna, Corso di Studio in Ingegneria elettronica [L-Ante DM509], Documento ad accesso riservato.
Documenti full-text disponibili:
[img] Documento PDF
Full-text non accessibile
Download (8MB) | Contatta l'autore
Tipologia del documento
Tesi di laurea (Laurea)
Autore della tesi
Gobbi, Vitaliano
Relatore della tesi
Mattoccia, Stefano
Correlatore della tesi
Neri, Giovanni
Scuola
Ingegneria e Architettura
Corso di studio
Ingegneria elettronica [L-Ante DM509]
Ordinamento Cds
Ante DM509
Parole chiave
FPGA, VHDL, Picoblaze, SERDES
Data di discussione della Tesi
20 Marzo 2012
URI
https://amslaurea.unibo.it/id/eprint/3345

Altri metadati

Gestione del documento: Visualizza il documento

© ALMA MATER STUDIORUM - Università di Bologna, 2007-2024.

^