Progettazione di un cluster eterogeneo con acceleratore analogico per intelligenza artificiale basato su ePCM

In questo elaborato di tesi è stata studiata e realizzata una architettura integrata composta da un cluster eterogeneo che include un acceleratore analogico basato su ePCM. L'acceleratore è in grado di svolgere moltiplicazioni matrice-vettore direttamente in memoria sfruttando la tecnica nota come Analog In Memory Computing, ed è stato sviluppato da STMicroelectronics con la partecipazione di ricercatori dell’Università di Bologna nell’ambito delle attività del laboratorio congiunto ST-ARCES. L'architettura in cui l'acceleratore è inserito è basata sulla piattaforma PULP sviluppata da ricercatori dell’Università di Bologna. Il progetto ha richiesto di realizzare l’interfaccia a livello RTL che permette al PULP-CLUSTER di controllare le operazioni svolte dall’acceleratore AIMC. La valutazione della convenienza nell’utilizzo dell’acceleratore analogico è stata fatta facendo riferimento ad una operazione tipica svolta all’interno delle reti neurali (point-wise convolution). Si è osservato un incremento di un fattore 100 nel numero di operazioni eseguite nell’unità di tempo rispetto all’esecuzione delle stesse operazioni su architettura digitale convenzionale.