Time Interleaved DAC: Analisi delle non idealità dell'architettura e progetto di un sistema di misura del clock differenziale in tecnologia FinFET a 7nm

Lo sviluppo di nuove architetture di convertitori digitale-analogico in grado di operare a radio frequenza comporta nuove sfide e problematiche di cui è necessario che i progettisti tengano conto in fase di design. Il presente lavoro di ricerca, svolto nel corso di 9 mesi di tirocinio presso Xilinx, è focalizzato sullo studio delle non linearità e l’analisi delle prestazioni dell’architettura Two Folded Time Interleaved DAC implementata mediante l’utilizzo di due convertitori Current Steering DAC a 16bit operanti alla frequenza di 10GHz. A tale proposito è stato creato in ambiente Cadence Virtuoso un modello VerilogA dell’architettura che consente di simulare le non idealità statiche e dinamiche e di misurarne l’effetto sulle performance del circuito. Le analisi effettuate hanno dimostrato che uno scostamento del duty cycle del clock del convertitore di appena 100fs dal valore di riferimento comporti il peggioramento del SFDR del segnale di uscita a circa -54 dBc, risultato non accettabile per la maggior parte delle applicazioni in campo wireless. Metodi di calibrazione e correzione delle non idealità, tra cui il segnale di clock, sono quindi necessari per ottenere prestazioni accettabili per il mercato. Lo studio si è quindi posto l’obiettivo di progettare un sistema di misurazione delle non idealità temporali del clock al fine di fornire uno strumento di calibrazione del TIDAC. Nello specifico, è stato progettato un sistema di misura del clock in tecnologia FinFET TSMC a 7nm in grado di garantire che il duty cycle del clock differenziale del TIDAC sia del 50%. Si è poi verificato con opportune simulazioni che il sistema di misura è in grado di misurare lo skew e differenze di duty cycle tra le due fasi del clock con un errore di massimo 45fs e di misurare il duty cycle di ogni singola fase seguendo un approccio robusto a mismatch ed offset del sistema di misura.