Gahem, Fatima
(2025)
Studio e progettazione di un sottrattore di corrente per calcolo analogico in memoria.
[Laurea magistrale], Università di Bologna, Corso di Studio in
Ingegneria elettronica [LM-DM270], Documento ad accesso riservato.
Documenti full-text disponibili:
![[thumbnail of Thesis]](https://amslaurea.unibo.it/style/images/fileicons/application_pdf.png) |
Documento PDF (Thesis)
Full-text accessibile solo agli utenti istituzionali dell'Ateneo
Disponibile con Licenza: Salvo eventuali più ampie autorizzazioni dell'autore, la tesi può essere liberamente consultata e può essere effettuato il salvataggio e la stampa di una copia per fini strettamente personali di studio, di ricerca e di insegnamento, con espresso divieto di qualunque utilizzo direttamente o indirettamente commerciale. Ogni altro diritto sul materiale è riservato
Download (3MB)
| Contatta l'autore
|
Abstract
L’AIMC è un tema attualmente rinomato, perché fornisce alle applicazioni emergenti un’alternativa in grado di superare il collo di bottiglia posto dall’architettura di Von Neumann. Nella nuova implementazione, archiviazione e computazione sono svolte nella stessa unità, realizzata da una matrice di memorie resistive, le quali sono capaci di permanere in uno stato per diverso tempo. Le celle di memoria sono realizzate da conduttanze, i cui valori derivano dai pesi delle matrici sinaptiche, che possono essere sia positivi sia negativi, presenti all’intersezione di ogni riga e colonna. Sulle Wordline, le righe della matrice, si forniscono gli ingressi in tensione attraverso un DAC, sulle Bitline, le colonne della matrice, si raccolgono le correnti, ottenute mediante la legge di Ohm V = R·I, attraverso un ADC. Il blocco complessivo possiede un consumo importante associato a DAC e ADC, per cui è necessario prestare attenzione a tali componenti. Il consumo aumenta con la risoluzione, per ridurla è stata introdotta la tecnica di lettura in due fasi temporali, nella prima si forniscono gli ingressi alle conduttanze positive, nella seconda a quelle negative. In questo modo si evita di dimensionare tali componenti per un range esteso da valori negativi a positivi, ma solo per positivi. Al termine della conversione analogico-digitale, si effettua la sottrazione fra i due valori di Bitline e si ottiene il valore desiderato.
In questa tesi si propone un’alternativa all’utilizzo delle due fasi, data dall’aggiunta di un sottrattore analogico in grado di fornire la differenza fra le Bitline. L’introduzione di tale circuito permetterebbe l’utilizzo di una singola fase, raddoppiando così il throughput, senza dimezzarne il consumo, poiché è richiesta la duplicazione dell’intera matrice. Sono studiate due soluzioni circuitali differenti, la prima single-ended e la seconda fully-differential, e sono mostrate le simulazioni associate che ne dimostrano la validità.
Abstract
L’AIMC è un tema attualmente rinomato, perché fornisce alle applicazioni emergenti un’alternativa in grado di superare il collo di bottiglia posto dall’architettura di Von Neumann. Nella nuova implementazione, archiviazione e computazione sono svolte nella stessa unità, realizzata da una matrice di memorie resistive, le quali sono capaci di permanere in uno stato per diverso tempo. Le celle di memoria sono realizzate da conduttanze, i cui valori derivano dai pesi delle matrici sinaptiche, che possono essere sia positivi sia negativi, presenti all’intersezione di ogni riga e colonna. Sulle Wordline, le righe della matrice, si forniscono gli ingressi in tensione attraverso un DAC, sulle Bitline, le colonne della matrice, si raccolgono le correnti, ottenute mediante la legge di Ohm V = R·I, attraverso un ADC. Il blocco complessivo possiede un consumo importante associato a DAC e ADC, per cui è necessario prestare attenzione a tali componenti. Il consumo aumenta con la risoluzione, per ridurla è stata introdotta la tecnica di lettura in due fasi temporali, nella prima si forniscono gli ingressi alle conduttanze positive, nella seconda a quelle negative. In questo modo si evita di dimensionare tali componenti per un range esteso da valori negativi a positivi, ma solo per positivi. Al termine della conversione analogico-digitale, si effettua la sottrazione fra i due valori di Bitline e si ottiene il valore desiderato.
In questa tesi si propone un’alternativa all’utilizzo delle due fasi, data dall’aggiunta di un sottrattore analogico in grado di fornire la differenza fra le Bitline. L’introduzione di tale circuito permetterebbe l’utilizzo di una singola fase, raddoppiando così il throughput, senza dimezzarne il consumo, poiché è richiesta la duplicazione dell’intera matrice. Sono studiate due soluzioni circuitali differenti, la prima single-ended e la seconda fully-differential, e sono mostrate le simulazioni associate che ne dimostrano la validità.
Tipologia del documento
Tesi di laurea
(Laurea magistrale)
Autore della tesi
Gahem, Fatima
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Indirizzo
INGEGNERIA ELETTRONICA
Ordinamento Cds
DM270
Parole chiave
AIMC,sottrattore analogico,throughput,consumo,pcm
Data di discussione della Tesi
24 Marzo 2025
URI
Altri metadati
Tipologia del documento
Tesi di laurea
(NON SPECIFICATO)
Autore della tesi
Gahem, Fatima
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Indirizzo
INGEGNERIA ELETTRONICA
Ordinamento Cds
DM270
Parole chiave
AIMC,sottrattore analogico,throughput,consumo,pcm
Data di discussione della Tesi
24 Marzo 2025
URI
Statistica sui download
Gestione del documento: