Silicon Design Validation and Characterization of Single-Poly Floating Gate Memory Cells

In questo elaborato viene presentata una panoramica generale riguardante le memorie a semiconduttore. Tra queste, ci si concentrerà sulla tipologia non-volatile Single-Poly Floating Gate (SPFG), una tecnologia di memoria a basso costo compatibile con il processo standard CMOS, senza necessità di step o maschere aggiuntive. La facilità di integrazione a basso costo, tuttavia, si scontra con la ridotta densità di bit di informazione che la memoria può contenere: risulta vantaggiosa per tagli di memoria piccoli, nell'ordine dei KB, trovando largo impiego all'interno di sistemi embedded e di System-On-Chip (SoC). Questo elaborato è stato sviluppato nell'ambito di un tirocinio per tesi svolto all'interno dell'azienda STMicroelectronics presso il team di design di memorie non-volatili e si suddivide in due parti. La prima riguarda l'analisi e la replica in laboratorio del flusso EWS (Electrical Wafer Sort) di un test-chip di memoria da 4096KB realizzato in tecnologia BCD8sP. Questa procedura viene eseguita su ogni memoria prodotta prima di essere venduta ed è necessaria per discriminare i dispositivi funzionanti da quelli danneggiati. Per garantire un'elevata produttività, questa fase deve riuscire ad analizzare il maggior numero di pezzi nel minor tempo possibile: per questo motivo non sempre è possibile effettuare delle analisi accurate su ogni dispositivo. Durante il tirocinio, al contrario, è stata fatta un'analisi approfondita su un insieme limitato di dispositivi in maniera tale da estrapolare un maggior numero di informazioni utili al miglioramento della memoria e del flusso EWS stesso. La seconda parte riguarda la caratterizzazione in laboratorio della memoria e la validazione rispetto alle simulazioni CAD. Questa fase è importante per garantire che il dispositivo si comporti in maniera simile a quando è stata progettata, rispetto a diversi corner di processo, range di temperature e di alimentazione.