Realizzazione e caratterizzazione di un nodo di calcolo eterogeneo RISC-V per l'HPC

Questa tesi prende il via dai concetti di base relativi all’ISA RISC-V e all’HPC per applicarli a Milk-V, un nuovo sistema RISC-V indirizzato al calcolo. Le attività su di esso riguardano la messa in funzione di una toolchain di compilazione ottimizzata, tramite cui realizzare implementazioni del benchmark HPL. I risultati conseguiti hanno portato a considerare l’implementazione di un acceleratore RISC-V su FPGA da integrare nel sistema Milk-V. L’integrazione ha visto come test finali la verifica della funzionalità del design su FPGA all’interno della macchina Milk-V.