Semilia, Matilde
 
(2023)
Progetto e realizzazione del flusso automatico di generazione di macchine a stati asincrone per applicazioni di controllo.
[Laurea magistrale], Università di Bologna, Corso di Studio in 
Ingegneria elettronica [LM-DM270], Documento full-text non disponibile
  
 
  
  
        
        
	
  
  
  
  
  
  
  
    
      Il full-text non è disponibile per scelta dell'autore.
      
        (
Contatta l'autore)
      
    
  
    
  
  
    
      Abstract
      Con i recenti progressi delle tecnologie CMOS, la ricerca si è concentrata principalmente sul miglioramento della velocità e sulla riduzione del consumo di potenza. Anche le moderne applicazioni mixed-signal hanno beneficiato di questi progressi e offrono velocità di elaborazione sempre più alte associate ad un consumo di energia sempre più basso al fine di poter eseguire le operazioni in modo energeticamente efficiente. Questo fa sì che ci sia in questi settori una richiesta di miglioramento delle performance e dell’efficienza creando nuove sfide ai progettisti elettronici. 
I circuiti asincroni possono accoppiare maggiore reattività ed efficienza energetica, in quanto privi di clock e quindi associati alle sole transizioni di segnali. Tuttavia, a causa dei limiti intrinseci della progettazione asincrona (scarsa robustezza ai glitch, difficoltà di testing, ecc) e per la mancanza dei necessari strumenti di qualità elevata per la loro progettazione occorre affidarsi ad approcci di sviluppo ad hoc che potrebbero comportare un allungamento dei tempi necessari allo sviluppo complessivo del sistema. 
Per i motivi appena descritti, si è ritenuto necessario fornire con questo lavoro di tesi una metodologia per la sintesi e la verifica di circuiti asincroni per applicazioni di controllo di dispositivi tipicamente analogici (e.g. DC/DC converter) nelle quali viene richiesto un tempo di risposta elevato e un basso consumo energetico senza la richiesta di nessun tipo di elaborazione dati. Questo tipo di applicazioni può essere descritta utilizzando semplici macchine a stati finiti di dimensioni non troppo elevate. L’obiettivo principale è stato ingegnerizzare il flusso di sintesi e verifica in modo che fosse massimamente technology independent, complessivamente più robusto, flessibile e applicabile a diverse situazioni, in modo tale da poter essere portato nel tempo a livelli di qualità tali da permetterne l’utilizzo in un contesto commerciale di scala aziendale.
     
    
      Abstract
      Con i recenti progressi delle tecnologie CMOS, la ricerca si è concentrata principalmente sul miglioramento della velocità e sulla riduzione del consumo di potenza. Anche le moderne applicazioni mixed-signal hanno beneficiato di questi progressi e offrono velocità di elaborazione sempre più alte associate ad un consumo di energia sempre più basso al fine di poter eseguire le operazioni in modo energeticamente efficiente. Questo fa sì che ci sia in questi settori una richiesta di miglioramento delle performance e dell’efficienza creando nuove sfide ai progettisti elettronici. 
I circuiti asincroni possono accoppiare maggiore reattività ed efficienza energetica, in quanto privi di clock e quindi associati alle sole transizioni di segnali. Tuttavia, a causa dei limiti intrinseci della progettazione asincrona (scarsa robustezza ai glitch, difficoltà di testing, ecc) e per la mancanza dei necessari strumenti di qualità elevata per la loro progettazione occorre affidarsi ad approcci di sviluppo ad hoc che potrebbero comportare un allungamento dei tempi necessari allo sviluppo complessivo del sistema. 
Per i motivi appena descritti, si è ritenuto necessario fornire con questo lavoro di tesi una metodologia per la sintesi e la verifica di circuiti asincroni per applicazioni di controllo di dispositivi tipicamente analogici (e.g. DC/DC converter) nelle quali viene richiesto un tempo di risposta elevato e un basso consumo energetico senza la richiesta di nessun tipo di elaborazione dati. Questo tipo di applicazioni può essere descritta utilizzando semplici macchine a stati finiti di dimensioni non troppo elevate. L’obiettivo principale è stato ingegnerizzare il flusso di sintesi e verifica in modo che fosse massimamente technology independent, complessivamente più robusto, flessibile e applicabile a diverse situazioni, in modo tale da poter essere portato nel tempo a livelli di qualità tali da permetterne l’utilizzo in un contesto commerciale di scala aziendale.
     
  
  
    
    
      Tipologia del documento
      Tesi di laurea
(Laurea magistrale)
      
      
      
      
        
      
        
          Autore della tesi
          Semilia, Matilde
          
        
      
        
          Relatore della tesi
          
          
        
      
        
          Correlatore della tesi
          
          
        
      
        
          Scuola
          
          
        
      
        
          Corso di studio
          
          
        
      
        
          Indirizzo
          INGEGNERIA ELETTRONICA
          
        
      
        
      
        
          Ordinamento Cds
          DM270
          
        
      
        
          Parole chiave
          Asincrono,macchine a stati finiti,tool,automatico,digitale
          
        
      
        
          Data di discussione della Tesi
          2 Dicembre 2023
          
        
      
      URI
      
      
     
   
  
    Altri metadati
    
      Tipologia del documento
      Tesi di laurea
(NON SPECIFICATO)
      
      
      
      
        
      
        
          Autore della tesi
          Semilia, Matilde
          
        
      
        
          Relatore della tesi
          
          
        
      
        
          Correlatore della tesi
          
          
        
      
        
          Scuola
          
          
        
      
        
          Corso di studio
          
          
        
      
        
          Indirizzo
          INGEGNERIA ELETTRONICA
          
        
      
        
      
        
          Ordinamento Cds
          DM270
          
        
      
        
          Parole chiave
          Asincrono,macchine a stati finiti,tool,automatico,digitale
          
        
      
        
          Data di discussione della Tesi
          2 Dicembre 2023
          
        
      
      URI
      
      
     
   
  
  
  
  
  
  
    
      Gestione del documento: 
      
        