Development of testing procedures for the πLUP read-out board

Durante i prossimi anni, un gran numero di laboratori saranno impegnati in un programma di upgrade dei principali esperimenti al Large Hadron Collider (LHC), chiamato upgrade Fase-II. L’Istituto Nazionale di Fisica Nucleare (INFN) e il gruppo A Toroidal LHC Apparatus (ATLAS) di Bologna hanno sviluppato un prototipo di una nuova scheda chiamata PIxel detector high Luminosity UPgrade (PILUP), la quale é una possibile candidata per il rinnovamento del sistema Data AQuisition (DAQ) di ATLAS. Le principali caratteristiche di questa scheda sono il processore installato (dual-core ARM), la enorme larghezza di banda di comunicazione (fino a 60 Gbps tramite fibre ottiche) e la comunicazione con il PC tramite bus PCIe dedicato di seconda generazione. Durante il mio lavoro di tesi, ho disegnato e sviluppato un sistema di test pensato per valutare i componenti della scheda e una procedura di test automatizzata, controllata da remoto da un programma software, per valutare la qualitá delle connessioni veloci. I test dimostrano che la PiLUP soddisfa tutti i requisiti in termini di affidabilitá della trasmissione dati con alcune precisazioni. Sebbene la PiLUP é stata progettata per soddisfare un compito specifico, é altamente versatile e potrebbe adattarsi a diverse applicazioni: la piú importante é la capacitá di gestire la comunicazione con la scheda principale dell’upgrade DAQ di ATLAS, la Front-End LInk eXchange (FELIX), utilizzando diversi protocolli di comunicazione (GigaBit Transceiver e Full-Mode). Questo é stato il primo passo della collaborazione internazionale con il gruppo FELIX iniziato nel luglio 2017: i laboratori e gli istituti americani, olandesi, italiani, oltre al CERN, sono coinvolti in questa partnership, collaborando a soluzioni di nuove schede di lettura. Infine, un’altra applicazione della PiLUP é di utilizzarla come emulatore di diversi dispositivi, come il nuovo chip di lettura RD53A.