Piva, Filippo
(2019)
Soluzioni digitali e analogiche per la garanzia di sicurezza in sottosistemi critici ferroviari.
[Laurea magistrale], Università di Bologna, Corso di Studio in
Ingegneria elettronica [LM-DM270], Documento full-text non disponibile
Il full-text non è disponibile per scelta dell'autore.
(
Contatta l'autore)
Abstract
Il trasporto ferroviario evolve verso scenari caratterizzati da convogli che viaggiano sempre più ravvicinati e a velocità crescente, il che richiede standard di sicurezza sempre più elevati. Rendere più sicuri treni che viaggiano a distanze ridotte significa poterli localizzare con precisione, cosa che oggi viene fatta anche con soluzioni che si basano sul principio della odometria. Con lo sguardo rivolto al futuro, Rete Ferroviaria Italiana e Arces stanno sviluppando un nuovo sistema di localizzazione odometrica. Questa tesi ha l’obiettivo di studiare una soluzione che assicuri al percorso dei dati del sottosistema di odometria, dal sensore all’elaborazione digitale, una Probability of Failure per Hour non inferiore a 10^-9.
Per realizzarlo è stato necessario assicurare l’integrità di una sezione analogica rispetto ai guasti di tipo stuck-at. Sono state quindi studiate le dinamiche di guasto, calcolato il MTBF e infine sono stati pensati stimoli di test in ingresso con controllo delle uscite, pilotati da una sezione digitale. La difficoltà principale è stata rendere trasparenti gli stimoli di test alla logica di elaborazione odometrica, in modo da non compromettere i segnali vitali.
Inoltre è stato necessario controllare l’assenza di anomalie nel sensore e nel cavo di trasmissione che lo collega alla sezione analogica, attraverso la misura di corrente assorbita dall’alimentazione. Per farlo è stato progettato un circuito per le misure di corrente ed è stata programmata la sezione digitale per digitalizzare e verificare le misure.
Infine è stata redatta la documentazione formale con la descrizione delle scelte progettuali e dei collaudi effettuati in laboratorio, al fine di ottenere la certificazione di sicurezza SIL4, la più alta possibile, come previsto da RFI.
L’architettura della sezione digitale in cui si è lavorato era mista, comprendente FPGA e MCU. L’innovazione del progetto risiede nel far eseguire quante più operazioni possibile alla logica programmabile.
Abstract
Il trasporto ferroviario evolve verso scenari caratterizzati da convogli che viaggiano sempre più ravvicinati e a velocità crescente, il che richiede standard di sicurezza sempre più elevati. Rendere più sicuri treni che viaggiano a distanze ridotte significa poterli localizzare con precisione, cosa che oggi viene fatta anche con soluzioni che si basano sul principio della odometria. Con lo sguardo rivolto al futuro, Rete Ferroviaria Italiana e Arces stanno sviluppando un nuovo sistema di localizzazione odometrica. Questa tesi ha l’obiettivo di studiare una soluzione che assicuri al percorso dei dati del sottosistema di odometria, dal sensore all’elaborazione digitale, una Probability of Failure per Hour non inferiore a 10^-9.
Per realizzarlo è stato necessario assicurare l’integrità di una sezione analogica rispetto ai guasti di tipo stuck-at. Sono state quindi studiate le dinamiche di guasto, calcolato il MTBF e infine sono stati pensati stimoli di test in ingresso con controllo delle uscite, pilotati da una sezione digitale. La difficoltà principale è stata rendere trasparenti gli stimoli di test alla logica di elaborazione odometrica, in modo da non compromettere i segnali vitali.
Inoltre è stato necessario controllare l’assenza di anomalie nel sensore e nel cavo di trasmissione che lo collega alla sezione analogica, attraverso la misura di corrente assorbita dall’alimentazione. Per farlo è stato progettato un circuito per le misure di corrente ed è stata programmata la sezione digitale per digitalizzare e verificare le misure.
Infine è stata redatta la documentazione formale con la descrizione delle scelte progettuali e dei collaudi effettuati in laboratorio, al fine di ottenere la certificazione di sicurezza SIL4, la più alta possibile, come previsto da RFI.
L’architettura della sezione digitale in cui si è lavorato era mista, comprendente FPGA e MCU. L’innovazione del progetto risiede nel far eseguire quante più operazioni possibile alla logica programmabile.
Tipologia del documento
Tesi di laurea
(Laurea magistrale)
Autore della tesi
Piva, Filippo
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Ordinamento Cds
DM270
Parole chiave
sicurezza,ferroviario,odometria,localizzazione,sil4,sil,safety,safety integrity level,safety critical system design,fpga,Soc,test,collaudo
Data di discussione della Tesi
23 Luglio 2019
URI
Altri metadati
Tipologia del documento
Tesi di laurea
(NON SPECIFICATO)
Autore della tesi
Piva, Filippo
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Ordinamento Cds
DM270
Parole chiave
sicurezza,ferroviario,odometria,localizzazione,sil4,sil,safety,safety integrity level,safety critical system design,fpga,Soc,test,collaudo
Data di discussione della Tesi
23 Luglio 2019
URI
Gestione del documento: