Sistema di visione stereo su architettura ZYNQ

Albertazzi, Riccardo (2016) Sistema di visione stereo su architettura ZYNQ. [Laurea], Università di Bologna, Corso di Studio in Ingegneria informatica [L-DM270]
Documenti full-text disponibili:
[img]
Anteprima
Documento PDF
Disponibile con Licenza: Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0

Download (17MB) | Anteprima

Abstract

Lo scopo della tesi è creare un’architettura in FPGA in grado di ricavare informazioni 3D da una coppia di sensori stereo. La pipeline è stata realizzata utilizzando il System-on-Chip Zynq, che permette una stretta interazione tra la parte hardware realizzata in FPGA e la CPU. Dopo uno studio preliminare degli strumenti hardware e software, è stata realizzata l’architettura base per la scrittura e la lettura di immagini nella memoria DDR dello Zynq. In seguito l’attenzione si è spostata sull’implementazione di algoritmi stereo (rettificazione e stereo matching) su FPGA e nella realizzazione di una pipeline in grado di ricavare accurate mappe di disparità in tempo reale acquisendo le immagini da una camera stereo.

Abstract
Tipologia del documento
Tesi di laurea (Laurea)
Autore della tesi
Albertazzi, Riccardo
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Ordinamento Cds
DM270
Parole chiave
computer vision,3D vision,stereo vision,embedded,FPGA,ZYNQ,ARM,rectification,SGM,Xilinx,AXI,Vivado,Vivado HLS,High Level Synthesis,FPGA optimization,Aptina,OV7670,stereo camera,disparity,disparity map,algorithm,OpenCV
Data di discussione della Tesi
14 Luglio 2016
URI

Altri metadati

Statistica sui download

Gestione del documento: Visualizza il documento

^