Cedrini, Luca (2021) Time Sensitive Networks: analysis, testing, scheduling and simulation. [Laurea magistrale], Università di Bologna, Corso di Studio in Automation engineering / ingegneria dell’automazione [LM-DM270]