

Alma Mater Studiorum - Università di Bologna

Facoltà di Ingegneria

Corso di laurea specialistica in Ingegneria Elettrica

AZIONAMENTI ELETTRICI

**ANALISI E SIMULAZIONE
DI UN CONVERTITORE A TRE LIVELLI
PER APPLICAZIONI DI POTENZA**

Tesi di laurea di:

MATTEO TOFFANO

Relatore:

Ing. LUCA ZARRI

Correlatore:

Ing. MICHELE MENGONI

Sessione I

Anno accademico 2008/2009

PAROLE CHIAVE:

- Convertitore multilivello
- Inverter
- Tecniche di modulazione
- Distorsione armonica
- Plecs
- Perdite di conduzione
- Perdite di commutazione
- UPS

Sommario

INTRODUZIONE.....	1
CAPITOLO 1 PRINCIPIO E STUDIO DELL'INVERTER MULTILIVELLO	3
1.1 Introduzione	3
1.2 Concetto di multilivello	4
1.2.1 Sistema trifase	5
1.3 Tipologie	7
1.3.1 Diode-clamped inverter	8
1.3.1.1 Numero di componenti.....	12
1.3.1.2 Tensione di blocco	13
1.3.1.3 Corrente media	15
1.3.1.4 Squilibrio della tensione sul condensatore	16
1.3.2 Flying-Capacitor	17
1.3.2.1 Numero di componenti.....	19
1.3.2.2 Bilanciamento delle tensioni dei condensatori.....	20
1.3.3 Cascaded H-bridge.....	21
1.3.3.1 Numero di componenti.....	25
CAPITOLO 2 TECNICHE DI MODULAZIONE	29
2.1 Introduzione	29
2.2 Modulazione MC-PWM	30
2.2.1 PWM convenzionale.....	30
2.2.2 PWM applicata al convertitore multilivello.....	32
2.3 Modulazione SFO-PWM	35
2.4 Modulazione FLAT-TOP.....	39
CAPITOLO 3 UTILIZZO DELL'AMBIENTE DI SIMULAZIONE PLECS.....	43
3.1 Introduzione	43
3.2 Integrazione in Simulink.....	44
3.3 Interruttori ideali	45
3.4 Modellazione termica.....	48
3.4.1 Concetto di heat-sink	48

3.4.2	Perdite nei semiconduttori	49
3.4.2.1	Perdite di conduzione	49
3.4.2.2	Perdite di commutazione	51
3.4.3	Perdite nei semiconduttori con diodo in antiparallelo	53
CAPITOLO 4	CIRCUITO DI SIMULAZIONE	57
4.1	Introduzione	57
4.2	Circuito in PLECS	58
4.3	Circuito di controllo in Simulink	61
4.4	Circuito di misura delle perdite	65
CAPITOLO 5	RISULTATI DI SIMULAZIONE.....	67
5.1	Introduzione	67
5.2	Simulazione con modulazione sinusoidale (tipo PD)	70
5.3	Simulazione con modulazione sinusoidale (tipo POD)	79
5.4	Simulazione con modulazione SFO (tipo PD).....	83
5.4.1	Confronto con $m_a=1$ e $V_{dc}=650V$	83
5.4.2	Confronto con $m_a=1.15$ e $V_{dc}=560V$	86
5.5	Simulazione con modulazione SFO (tipo POD).....	90
5.5.1	Confronto con $m_a=1$ e $V_{dc}=650V$	90
5.5.2	Confronto con $m_a=1.15$ e $V_{dc}=560V$	91
5.6	Simulazione con modulazione FLAT-TOP (tipo PD)	92
5.6.1	Confronto con $m_a=1$ e $V_{dc}=650V$	92
5.6.2	Confronto con $m_a=1.15$ e $V_{dc}=560V$	95
5.7	Simulazione con modulazione FLAT-TOP (tipo POD)	97
CAPITOLO 6	CONCLUSIONI.....	99
6.1	Considerazioni finali	99
ALLEGATO 1	101
ALLEGATO 2	109
BIBLIOGRAFIA	117

INTRODUZIONE

L'energia elettrica è un bene prezioso e molti studi di mercato dimostrano che la domanda di energia elettrica è in continua crescita. Uno studio della BP (*Beyond Petroleum*), in occasione della “statistical review of world Energy, June 2008”, afferma infatti che nei cinque anni di riferimento (periodo: dal 2002 al 2007) il consumo di energia primaria è aumentato del 16,5%, e negli ultimi dieci anni (periodo: dal 1997 al 2007) l'incremento è stato del 24.6%.

A causa della limitata disponibilità di energia elettrica e del sempre crescente prezzo del petrolio la tecnica ha dovuto, e deve tuttora, indirizzarsi verso un nuovo percorso, in cui l'obiettivo è quello di ridurre il consumo di energia elettrica (risparmio energetico) e di promuovere la ricerca nell'ambito delle fonti alternative di energia (energie pulite). Di conseguenza, è strettamente necessario un continuo miglioramento dell'efficienza energetica in tutte le applicazioni industriali e di consumo. Quando si parla di efficienza ci si riferisce soprattutto all'efficienza elettrica.

Nelle applicazioni di elettronica di potenza l'obiettivo principale, perseguito dagli ingegneri per lo sviluppo di un nuovo prodotto, è quello di massimizzare l'efficienza elettrica e termica, così come ottimizzare la distorsione armonica e le dimensioni. I suddetti obiettivi devono essere soddisfatti in linea con gli altri sempre più severi criteri di efficienza economica e tempi di sviluppo.

L'inverter multilivello nasce proprio in questo importante contesto energetico-tecnico-economico. In particolare, la tipologia d'inverter a tre livelli, di cui si tratterà principalmente in questa tesi, è utilizzata sempre più spesso in applicazioni UPS, compresi quelli a medio-bassa potenza (5-40 kVA).

La tecnologia multilivello, applicata al convertitore DC/AC (inverter), si basa su un concetto piuttosto semplice: il collegamento in serie di moduli IGBT, ciò consente di utilizzare un bus-dc a una tensione di gran lunga superiore rispetto alle soluzioni tradizionali pur utilizzando degli IGBT con la medesima tensione di blocco. Questo concetto è stato introdotto per la prima volta in applicazioni di elevata potenza in alta

tensione, proprio per consentire l'uso di IGBT standard in applicazioni in cui la tensione è dell'ordine di decine di qualche kV.

L'uso di inverter multilivello rappresenta, inoltre, un modo di migliorare l'efficienza e la qualità di conversione dell'energia. Il convertitore VSI multilivello, infatti, produce in uscita tensioni, e di conseguenza correnti, molto più simili alla forma d'onda sinusoidale, con livelli di distorsione armonica estremamente bassi. Ciò offre due importanti vantaggi: la frequenza di commutazione può essere inferiore a quella di un inverter VSI a due livelli, consentendo quindi di ridurre le perdite nel silicio e la riduzione dei filtri d'uscita produce una diminuzione globale di dimensioni e costi.

Capitolo 1

Principio e studio dell'inverter multilivello

1.1 Introduzione

In numerose applicazioni di elevata potenza che impiegano un inverter per la conversione statica dell'energia si sta affermando l'interesse verso la struttura multilivello, in grado di migliorare molteplici caratteristiche.

Questi miglioramenti nascono principalmente per realizzare due obiettivi: ampliare i limiti di tensione dei convertitori switching (in modo da estendere il campo di applicazione alla media/alta tensione) e migliorare nel contempo la qualità dell'energia (riducendo ripple e THD della corrente in uscita) senza l'uso di trasformatori o dispositivi a commutazione sincronizzata connessi in serie.

Il termine "multilivello" nasce dalla presenza di un maggior numero di livelli di tensione disponibili all'inverter che sono utilizzati per la sintetizzazione della tensione in uscita secondo la tecnica di modulazione scelta.

Si ha che al crescere del numero di livelli di tensione cala la dV/dt di ogni commutazione (poiché aumenta il numero di gradini tra 0 e V_{dc}) e di conseguenza si ha che l'andamento della tensione istantanea in uscita dall'inverter tende sempre più ad una sinusoidale (che è la funzione desiderata), ovvero si ha una significativa riduzione del contenuto armonico della forma d'onda della tensione.

Esistono diverse tipologie multilivello che nel seguito verranno confrontate, ma in particolare sarà analizzata la tipologia *diode-clamped*.

1.2 Concetto di multilivello

Prendiamo in considerazione un generico sistema trifase gestito da un inverter, come in Figura 1.1, e connesso ad una tensione di bus-dc pari a V_{dc} . I condensatori collegati in serie fungono da “serbatoio energetico” dell’inverter, mettendo allo stesso tempo a disposizione alcuni nodi ai quali può essere connesso l’inverter. Ogni singolo condensatore presenta ai suoi capi la medesima tensione, che è data da:

$$E_m = \frac{V_{dc}}{(m - 1)} \quad (1.1)$$

, dove m è il numero di livelli.

Il termine *livello* si riferisce perciò al numero di nodi dai quali l’inverter può essere accessibile (rispetto il bus-dc). In altre parole, un inverter a m livelli necessita tipicamente di $(m - 1)$ condensatori.




Figura 1.1: Sistema multilivello trifase di potenza.

Le tensioni di fase (di ramo) generate dall'inverter possono essere definite come le tensioni presenti ai terminali uscenti rispetto al terminale di massa indicato con O (che in Figura 1.1 costituisce il punto comune dei due generatori di tensione continua), come mostrato in Figura 1.2.




Figura 1.2: Rappresentazione circuitale unipolare di un inverter convenzionale ed uno multilivello (a cinque livelli).

Dunque, dalla stessa Figura 1.2, si evince che un polo di un inverter multilivello può essere visto come un interruttore in grado di selezionare un numero m di possibili livelli di tensione, in modo da ottenere l'uscita desiderata disponendo di un range più ampio di valori rispetto alla soluzione convenzionale.

1.2.1 Sistema trifase

L'inverter multilivello trova piena applicazione nei sistemi trifase, sia per la produzione/conversione dell'energia elettrica (UPS, impianti fotovoltaici), sia per la conversione elettromeccanica (azionamenti elettrici) ed altre applicazioni di potenza.

Per un sistema trifase la tensione di linea, ovvero la tensione concatenata, è sintetizzata con m_{LL} livelli:

$$m_{LL} = 2m - 1 \quad (1.2)$$

, infatti la tensione di linea in uscita verso il carico, come ad esempio la V_{ab} , è data dalla differenza delle m tensioni di uscita prodotte da due rami d'inverter ($V_a - V_b$).

Per quanto riguarda, invece, la tensione di fase (rappresentata dalla differenza delle m_{LL} tensioni di linea) sono presenti m_E livelli di tensione:

$$m_E = 2m_{LL} - 1 \quad (1.3)$$

Utilizzando perciò una struttura a tre livelli ($m = 3$) si ha che:

- la tensione di linea è un'onda a gradini che presenta cinque livelli

$$m_{LL} = 2m - 1 = 2 \cdot 3 - 1 = 5$$

- la tensione di fase è un'onda a gradini che presenta nove livelli

$$m_E = 2m_{LL} - 1 = 2 \cdot 5 - 1 = 9$$




Figura 1.3: : Tipica forma d'onda della tensione di linea in uscita da un inverter VSI tradizionale.

L'esistenza di un numero di gradini superiore a due, rispetto all'inverter tradizionale (vedi Figura 1.3), si traduce facilmente in una riduzione della dV/dt con evidenti vantaggi in termini di qualità dell'energia in uscita, come verrà dimostrato nei capitoli seguenti.

Un esempio di come la tensione tenda ad avvicinarsi sempre più all'andamento sinusoidale grazie ad un numero maggiore di gradini è mostrato in Figura 1.4. La tensione rappresentata si riferisce ad un inverter a tre livelli, in cui si evidenzia proprio un primo livello intermedio di tensione tra 0 e V_{dc} (che sarebbero, invece, gli unici due valori di tensione a disposizione in un inverter tradizionale), ed un secondo livello intermedio tra 0 e $-V_{dc}$, riferiti rispettivamente alla sintetizzazione della semionda positiva e negativa.




Figura 1.4: Tipica forma d'onda della tensione di linea in uscita da un inverter VSI a tre livelli.

L'analisi e la simulazione presenti in questo lavoro di tesi sono orientati verso quella che può essere considerata la più "semplice" struttura di inverter multilivello: l'inverter *diode-clamped* a tre livelli, di cui in Figura 1.5 è mostrato un singolo ramo d'inverter.

In effetti è possibile realizzare convertitori con un numero di livelli maggiore di tre, ma la tipologia (*diode-clamped*) presa in considerazione in questo studio presenta le sue qualità migliori proprio con un numero limitato di livelli, come sarà dimostrato nei paragrafi che seguono. In caso contrario, infatti, si andrebbe incontro sia ad una complessità crescente, a causa del numero sempre maggiore di componenti (in particolar modo di diodi), sia a seri problemi di bilanciamento della tensione nei condensatori del bus-dc. Inoltre, nella maggior parte delle applicazioni commerciali difficilmente si superano cinque livelli.

1.3 Tipologie

La differente modalità con cui ottenere più livelli di tensione, da fornire all'inverter, comporta diverse tipologie costruttive dell'inverter multilivello. Le più comuni sono:

- *Diode-clamped Inverter (o Neutral-Point-Clamped, N.P.C.)*
- *Capacitor-clamped Inverter (o Flying-Capacitor)*
- *Cascaded H-Bridge Inverter*

In realtà è stata introdotta recentemente una quarta tipologia, definita *hybrid*, con la quale si è cercato di unire i pregi di due, o più, tipologie “semplici” ma non è oggetto di studio in questa tesi.

1.3.1 Diode-clamped inverter

In questo lavoro di tesi, come già anticipato, è analizzata in particolar modo la tipologia *diode-clamped* che, unita alla scelta di una struttura a tre livelli, come mostrato in Figura 1.5, presenta interessanti vantaggi (energetici ed economici) rispetto al tipico inverter a due livelli ed anche rispetto alle soluzioni multilivello illustrate in Figura 1.11 e Figura 1.13 in termini di volume (se paragonato al capacitor-clamped) e sorgenti per il bus-dc (se confrontato con il cascaded H-bridge).




Figura 1.5: Ramo d’inverter a tre livelli (diode-clamped).

Ciò che differenzia a livello topologico l’inverter di Figura 1.5 da un comune inverter è l’aggiunta di ulteriori componenti, ossia i due diodi di clamp (D5 e D6), il secondo condensatore (C2) del bus- dc e la nuova coppia di interruttori statici (T2 e T1’) con i propri diodi di libera circolazione.

Il punto neutro (da cui il nome **Neutral Point Clamped**) al quale si fa particolare riferimento per le d.d.p. (differenze di potenziale) è il nodo comune dei due condensatori del bus-dc.

Nell'inverter a tre livelli di Figura 1.5 la funzione dei diodi di clamp è quella di fissare, in base alla tecnica di modulazione, il potenziale neutro tra i due interruttori superiori e tra i due inferiori (rispetto al nodo A).

Questo potenziale, quindi, riduce la tensione di blocco alla quale sono sottoposti gli interruttori, in fase di interdizione, al valore $V_{dc}/2$ (anziché V_{dc}). Ciò rappresenta un beneficio sia economico, in quanto è possibile scegliere componenti di taglia inferiore, sia energetico, data la riduzione delle perdite di commutazione¹ (turn-on e turn-off).

Comandando opportunamente gli interruttori è possibile ottenere in uscita una tensione V_{AN} e V_{AO} secondo la Tabella 1.1.

Di seguito è fornita la tabella degli stati del ramo d'inverter di Figura 1.5:

T1	T2	T1'	T2'	V_{AN}	V_{AO}
1	1	0	0	$V_{dc}/2$	V_{dc}
0	1	1	0	0	$V_{dc}/2$
0	0	1	1	$-V_{dc}/2$	0

Tabella 1.1: Relazione fra gli stati degli interruttori del ramo di un inverter 3-livelli diode-clamped e le tensioni d'uscita.

La condizione di stato "1" significa che l'interruttore è chiuso (posizione di ON), mentre lo stato "0" significa che l'interruttore è aperto (posizione di OFF).

Dalla Tabella 1.1, si evince che:

- per fornire la massima tensione disponibile occorre accendere tutti gli interruttori della metà superiore (T1 e T2), e spegnere quelli della metà inferiore (T1' e T2').

¹ Le perdite di commutazione di un interruttore statico sono funzione, oltre che della frequenza di commutazione, dell'energia dissipate durante l'accensione (E_{on}) e lo spegnimento (E_{off}), che sono proporzionali alla tensione di blocco e alla corrente del carico.

- per fornire la minima tensione disponibile si ha la situazione esattamente complementare, ossia T1 e T2 spenti finché T1' e T2' conducono.
- per fornire il terzo livello di tensione (che rappresenta la vera novità rispetto alla soluzione convenzionale) occorre accendere gli interruttori “mediani” (T2 e T1'), ossia quelli compresi tra i diodi di clamp e il morsetto d'uscita del ramo d'inverter.

Inoltre, dalla precedente tabella si nota che la tensione V_{AN} è una tensione alternata (a gradini) mentre V_{AO} è sempre positiva (vedi Figura 1.6)




Figura 1.6: Andamento nel tempo della tensione di ramo in un inverter VSI a tre livelli: a) V_{ao} , b) V_{an} .

Al fine di trovare la tecnica di modulazione più idonea, per comandare opportunamente questa nuova struttura d'inverter, è importante osservare che gli stati dei due interruttori superiori sono sempre complementari agli stati dei due interruttori inferiori secondo le coppie (T1,T1'), (T2,T2'). Quindi se uno degli interruttori di una coppia complementare viene commutato in uno stato di ON significa che l'altro commuterà in posizione di OFF, e viceversa.

E' importante sottolineare che, nell'inverter a tre livelli *diode-clamped*, sono sempre e solo due gli interruttori accesi in ogni istante. Oppure, generalizzando, si può affermare che nella tipologia *diode-clamped* la corrente attraversa sempre $(m - 1)$ interruttori, ossia la metà degli interruttori presenti in un singolo ramo.

Per comprendere meglio il funzionamento di dell'inverter VSI a tre livelli diodi-clamped è utile definire i percorsi delle correnti rispetto agli stati assunti dagli interruttori, così come mostrato in Figura 1.7, Figura 1.8 e Figura 1.9 .




Figura 1.7: Correlazione fra lo stato di comando 1-1-0-0 e la circolazione di corrente.

Osservando la precedente figura appare chiaro che la tensione V_{Ao} , in questo caso, coincide con la tensione del bus-dc, che viene perciò applicata agli interruttori inferiori (interdetti), ognuno dei quali sopporta metà della V_{dc} (poiché sono collegati in serie).




Figura 1.8: Correlazione fra lo stato di comando 0-1-1-0 e la circolazione di corrente.

Nella precedente figura si constata come la funzione dei diodi di clamp sia proprio quella di applicare al morsetto 'A' un livello di tensione intermedio, mentre il primo interruttore superiore (T1) e l'ultimo inferiore (T2'), si trovano in parallelo rispettivamente al primo e al secondo condensatore, ovvero si vedono applicare ancora una volta $V_{dc}/2$.




Figura 1.9: Correlazione fra lo stato di comando 0-0-1-1 e la circolazione di corrente.

In questa figura, invece, è possibile notare un comportamento perfettamente complementare al primo, cioè quello prima avveniva per gli interruttori superiori ora si verifica per quelli inferiori, e viceversa.

1.3.1.1 Numero di componenti

In un inverter trifase multilivello diode-clamped ad m livelli il numero di componenti aumenta considerevolmente al crescere del numero di livelli. La quantità di diodi di clamp, ad esempio, è addirittura proporzionale ad m^2 . In particolare si ottiene la seguente tabella:

Dispositivo	Numero dei componenti	
Capacità del bus-dc	$m - 1$	(1.4)
Diodo-clamping ²	$3 \cdot [(m - 1) \cdot (m - 2)]$	(1.5)
	$3 \cdot [(m - 2) \cdot 2]$	(1.6)
Interruttore statico (con diodo di libera circolazione)	$3 \cdot [(m - 1) \cdot 2]$	(1.7)

Tabella 1.2: Numero dei componenti utili in un inverter trifase VSI diode-clamped a m livelli.

² La prima formula riportata in tabella considera l'utilizzo di diodi identici, cioè con la medesima tensione inversa. La seconda formula, invece, esprime il numero di diodi che occorrerebbero se si utilizzassero diodi-clamping diversi (scelti a seconda della tensione di blocco)

Per cui, nel caso di $m=3$ si hanno:

- 2 condensatori di bus-dc
- 6 diodi di clamp
- 12 interruttori statici

, nel caso invece di cinque livelli ($m=5$):

- 4 condensatori di bus-dc
- 36 diodi di clamp
- 24 interruttori statici

Dal confronto si intuisce che all'aumentare del numero di livelli è necessario abbandonare questa tipologia favorendone un'altra.

In ogni caso la tipologia *cascaded H-bridge* si scoprirà esser quella che meglio si presta ad una soluzione con un numero elevato di livelli (come si comprenderà osservando i dati di Tabella 1.9) , poiché necessita di una quantità minore di componenti.

1.3.1.2 Tensione di blocco

Grazie ai diodi di clamp gli *interruttori statici* di un inverter trifase VSI multilivello non sono sottoposti alla piena tensione del bus-dc, ma ad una tensione data da (1.1), di seguito riproposta, cioè esattamente quella fornita da ogni singolo condensatore:

$$V_{b_IGBT} = E_m = \frac{V_{dc}}{(m-1)} \quad (1.8)$$

Per i *diodi di clamp*, invece, le tensioni di blocco non sono tutte uguali tra loro. Infatti esse dipendono dalla posizione stessa del diodo. Questo appare sicuramente più chiaro esaminando la Figura 1.10 **Errore. L'origine riferimento non è stata trovata.**, nella quale è raffigurato un inverter a cinque livelli. Si nota, infatti, la presenza di più diodi in serie con lo scopo di sommare opportunamente ciascuna tensione di blocco. In realtà, basterebbe utilizzare un unico diodo avente tale tensione inversa.




Figura 1.10: Ramo d'inverter a cinque livelli diode-clamped.

Di seguito è riportata la tabella degli stati di un inverter diode-clamped a cinque livelli:

T1	T2	T3	T4	T1'	T2'	T3'	T4'	V_{AN}	V_{AO}
1	1	1	1	0	0	0	0	$V_{dc}/2$	V_{dc}
0	1	1	1	1	0	0	0	$V_{dc}/4$	$3V_{dc}/4$
0	0	1	1	1	1	0	0	0	$V_{dc}/2$
0	0	0	1	1	1	1	0	$-V_{dc}/4$	$V_{dc}/4$
0	0	0	0	1	1	1	1	$-V_{dc}/2$	0

Tabella 1.3: Relazione fra gli stati degli interruttori del ramo di un inverter 5-livelli diode-clamped e le tensioni d'uscita.

Cercando allora di generalizzare con due formule, una che considera diodi omogenei, ed una no, si ottiene rispettivamente:

$$V_{b_diode} = \frac{V_{dc}}{(m-1)} \quad (1.9)$$

$$V_{b_diode}' = \frac{V_{dc}}{(m-1)} \div \frac{V_{dc}(m-2)}{(m-1)} \quad (1.10)$$

Nella (1.10) si intende che la tensione è compresa in un intervallo di $(m-2)$ valori, di cui l'equazione fornisce gli estremi.

Infatti nella soluzione a tre livelli la massima tensione di blocco dei diodi di clamp è, oltre che unica, pari a $V_{dc}/2$, mentre nel caso di cinque livelli esiste la possibilità di scegliere trentasei³ diodi identici con tensione $V_{dc}/4$, oppure diciotto⁴ diodi con tensione di blocco compresa tra $V_{dc}/4$ e $3V_{dc}/4$. Anche in questo caso, sebbene il numero di livelli sia aumentato, il comportamento resta analogo al convertitore a tre livelli. Infatti, si nota che esistono quattro (cioè $m-1$) coppie di interruttori complementari: (T1,T1'), (T2,T2'), (T3,T3') e (T4,T4') in cui ogni IGBT, o MOSFET, appartenente a tali coppie commuta assumendo lo stato complementare dell'altro. Inoltre, esaminando la Tabella 1.3 si verifica ugualmente che in ogni istante conducono $(m-1)$ interruttori, ossia quattro.

1.3.1.3 Corrente media

In un inverter convenzionale la corrente interessa, in un periodo, l'interruttore superiore e quello inferiore in modo complementare, mentre in un inverter multilivello non c'è questa simmetria tra i singoli interruttori, a meno di considerare gli $(m-1)$ interruttori superiori, od inferiori, come un unico interruttore.

³Il valore 36 nasce dalla applicazione della (1.5) per $m=5$

⁴⁴ Il valore 18 nasce dalla applicazione della (1.6) **Errore. L'origine riferimento non è stata trovata.** per $m=5$

Osservando la Tabella 1.3, infatti, si capisce come l'interruttore T1 resti acceso solo per il valore $V_{dc}/2$, mentre l'interruttore T4 vi permane per quasi l'intero ciclo (ossia tranne che per $-V_{dc}/2$). Questa situazione implica necessariamente un diverso valore medio di corrente per gli interruttori. In particolare si verifica che il valore medio della corrente è maggiore per gli interruttori interni, cioè vicino al morsetto di ramo (volendo dare un'interpretazione figurata avviene un po' come un "effetto pelle" rovesciato: all'aumentare del numero di livelli il valore medio della corrente cresce spostandosi verso gli interruttori centrali piuttosto che su quelli esterni).

Questa ripartizione non uniforme delle correnti deve essere valutata in fase di dimensionamento dei componenti.

Se il progetto dell'inverter assegna i livelli di impiego degli interruttori sulla base del duty-cycle medio significa che gli interruttori più esterni risulteranno sovradimensionati, mentre quelli interni sottodimensionati.

In sostanza, occorre un diverso livello di impiego per gli interruttori statici poiché vengono sollecitati diversamente.

1.3.1.4 Squilibrio della tensione sul condensatore

L'inverter MLI (Multi Level Inverter) viene usato in molte applicazioni per regolare il flusso di potenza attiva. In questi casi il tempo di carica/scarica (per l'operazione di raddrizzazione/inversione) dei condensatori può essere differente, ovvero la tensione sul bus-dc può non essere costantemente uniforme.

Questo squilibrio della tensione sui condensatori è un problema che è risolvibile con diversi metodi. Si può, ad esempio, utilizzare una sorgente di tensione continua controllata con tecnica PWM (Pulse Width Modulation), oppure inserendo delle batterie. Bisogna comunque tener presente che ogni variante incide globalmente sull'efficienza del convertitore. Inoltre, avendo a che fare con elevate potenze (alte tensioni e correnti) non sono consigliabili frequenze di commutazioni troppo elevate, sia per le perdite che ne deriverebbero, sia per problemi di compatibilità elettromagnetica (EMI).

Riassumendo, si possono affermare i seguenti vantaggi e svantaggi di questa tipologia:

<i>Vantaggi</i>	<i>Svantaggi</i>
Alta efficienza	Elevato numero di diodi (per $m > 7$)
Buon controllo della potenza reattiva	Scarso controllo potenza attiva (per lo sbilanciamento delle tensioni sui condensatori)
Back-to-back semplice	Elevata tensione inversa dei diodi (proporzionale a m)

1.3.2 Flying-Capacitor

Questa tipologia d'inverter multilivello sembrerebbe non differenziarsi molto dalla diode-clamped, se non altro per la disposizione identica degli interruttori statici. In realtà, le capacità che sostituiscono i diodi (nella soluzione precedente) sono posizionate in modo diverso rispetto al caso precedente e in numero diverso. Inoltre, inserire un certo numero di condensatori, piuttosto che uno di diodi, significa occupare dei volumi significativi non sempre compatibili con le specifiche dei committenti.

Nel seguito si cercherà di illustrare il principio di funzionamento di questa tipologia confrontandola, in parte, con la precedente.

In Figura 1.11 è raffigurato un inverter a tre livelli Flying-capacitor (capacità flottanti). In questo caso il compito di fissare un potenziale intermedio tra i due interruttori superiori (come anche per i due interruttori inferiori) è affidato alla capacità C3.

Il comando degli interruttori è ancora complementare per le coppie (T1, T1'), (T2,T2'), (T3,T3') e (T4,T4'), ma rispetto a una nuova topologia. Infatti, ad essere complementari sono gli interruttori disposti reciprocamente verso l'esterno, mentre nel diode-clamped l'ordine era rivolto dall'alto verso il basso.




Figura 1.11: Ramo d'inverter a tre livelli Flying-capacitors.

Osservando la Tabella 1.4, che riporta la correlazione fra gli stati assunti dai quattro interruttori e le tensioni applicate al morsetto d'uscita, si può dire che in questa tipologia esistono delle configurazioni ridondanti, cioè che permettono di ottenere la stessa tensione d'uscita utilizzando degli stati diversi. In questo caso la tensione V_{AN} è nulla sia con lo stato (1-0-1-0), sia con lo stato (0-1-0-1). Infatti, in queste configurazioni si ha rispettivamente la carica e la scarica del condensatore C3.

La ridondanza di questi due stati può quindi essere utilizzata allo scopo di eliminare, o quanto meno ridurre, lo sbilanciamento della tensione sul condensatore, con i vantaggi che ne derivano (miglior controllo della potenza attiva).

T1	T2	T2'	T1'	V_{AN}	V_{AO}
1	1	0	0	$V_{dc}/2$	V_{dc}
1	0	1	0	0	$V_{dc}/2$
0	1	0	1	0	$V_{dc}/2$
0	0	1	1	$-V_{dc}/2$	0

Tabella 1.4: Correlazione fra gli stati dell'inverter Flying-capacitor a tre livelli e le tensioni d'uscita.

1.3.2.1 Numero di componenti

Nel capacitor-clamped il numero totale delle capacità è il più alto in assoluto rispetto alle altre tipologie multilivello. Questo rappresenta un limite qualora si intenda avere numerosi livelli di tensione a disposizione.

Il numero degli interruttori e delle capacità sul bus-dc resta, invece, invariato rispetto il diode-clamped. Chiaramente il numero complessivo di condensatori è dato dalla somma delle capacità del bus-dc e di quelle di clamping.

In Tabella 1.5 è presente una tabella riassuntiva rispetto al numero di componenti da utilizzare, utile al confronto con la precedente tipologia.

Dalla (1.11) si verifica che nel caso di un inverter a tre livelli ($m = 3$) si dovrebbe utilizzare una sola capacità-clamping per ramo. Aumentando, invece, il numero di livelli a cinque occorrerebbero sei capacità per ogni ramo d'inverter, oltre le quattro già necessarie sul bus-dc, perciò complessivamente l'applicazione trifase richiede ben ventidue condensatori; di qui l'esigenza di contenere il numero di livelli.

Dispositivo	Numero dei componenti
Capacità del bus-dc	$m - 1$
Capacità-clamping ⁵	$3 \cdot \frac{[(m - 1) \cdot (m - 2)]}{2}$ (1.11)
	$3 \cdot (m - 2)$ (1.12)
Interruttore statico (con diodo di libera circolazione)	$3 \cdot [(m - 1) \cdot 2]$

Tabella 1.5: Numero dei componenti utili in un inverter trifase VSI capacitor-clamped a m livelli.

⁵ La prima formula riportata in tabella considera l'utilizzo di condensatori identici aventi lo stesso limite in tensione degli interruttori. La seconda formula, invece, riporta il numero di condensatori necessari se si utilizzassero capacitor-clamping diversi tra loro.

1.3.2.2 Bilanciamento delle tensioni dei condensatori

Grazie alla struttura del convertitore con capacità flottanti è possibile comandare gli interruttori per avere delle configurazioni ridondanti al fine di bilanciare opportunamente le tensioni delle capacità. Quindi, questa tipologia si presta meglio alla regolazione della potenza attiva rispetto alla precedente.

All'aumentare dei livelli (cioè se m cresce) aumenta il numero delle combinazioni ridondanti. Questo appare più chiaro esaminando la Tabella 1.6 riferita alla Figura 1.12 che tratta un ramo d'inverter a cinque livelli. In questa soluzione, dunque, esistono molteplici combinazioni che generano la stessa tensione. In particolare, si può originare la tensione nulla con sei stati diversi, e le tensioni intermedie con quattro stati ciascuna. Bisogna osservare, però, che questa flessibilità di configurazioni non esiste per la tensione massima, né per la minima (cioè per $V_{dc}/2$ e $-V_{dc}/2$).




Figura 1.12: Ramo d'inverter capacitor-clamped a cinque livelli.

T1	T2	T3	T4	T4'	T3'	T2'	T1'	V_{AN}	V_{AO}
1	1	1	1	0	0	0	0	$V_{dc}/2$	V_{dc}
1	1	1	0	1	0	0	0	$V_{dc}/4$	$3V_{dc}/4$
1	1	0	1	0	1	0	0	$V_{dc}/4$	$3V_{dc}/4$
1	0	1	1	0	0	1	0	$V_{dc}/4$	$3V_{dc}/4$
0	1	1	1	0	0	0	1	$V_{dc}/4$	$3V_{dc}/4$
1	1	0	0	1	1	0	0	0	$V_{dc}/2$
1	0	1	0	1	0	1	0	0	$V_{dc}/2$
1	0	0	1	0	1	1	0	0	$V_{dc}/2$
0	1	1	0	1	0	0	1	0	$V_{dc}/2$
0	1	0	1	0	1	0	1	0	$V_{dc}/2$
0	0	1	1	0	0	1	1	0	$V_{dc}/2$
1	0	0	0	1	1	1	0	$-V_{dc}/4$	$3V_{dc}/4$
0	1	0	0	1	1	0	1	$-V_{dc}/4$	$3V_{dc}/4$
0	1	0	0	1	0	1	1	$-V_{dc}/4$	$3V_{dc}/4$
0	0	0	1	0	1	1	1	$-V_{dc}/4$	$3V_{dc}/4$
0	0	0	0	1	1	1	1	$-V_{dc}/2$	0

Tabella 1.6: Correlazione tra gli stati degli interruttori di un inverter capacitor-clamped a cinque livelli e le tensioni d'uscita.

Riassumendo, è possibile affermare che questa tipologia presenta i seguenti vantaggi e svantaggi:

<i>Vantaggi</i>	<i>Svantaggi</i>
Ridondanza degli stati	Elevato numero di capacità (se $m > 9$)
Controllo potenza attiva e reattiva	Controllo non semplice (se si utilizza la ridondanza per bilanciare le tensioni dei condensatori)

1.3.3 Cascaded H-bridge

La struttura di questo inverter utilizza come componente principale l'inverter monofase (ponte ad H), che può quindi essere considerato il *blocco* di base per questa struttura multilivello.

In sostanza, questa soluzione è tale da garantire *modularità* nella topologia. Infatti, per aumentare i livelli di tensione non serve “modificare” la struttura precedente, ma

occorre semplicemente “inserire” un nuovo blocco, cioè un nuovo ponte ad H. In questa tipologia, dunque, il numero di componenti richiesti dipenderà dal numero di blocchi utilizzati. Per realizzare, ad esempio, un ramo di una struttura a tre livelli occorre un unico blocco, mentre per un ramo a cinque livelli due blocchi, per uno a sette livelli tre blocchi, ecc. Dunque, ogni incremento di due livelli necessita di un blocco supplementare.

In Figura 1.13 è rappresentato un inverter a tre livelli nel quale si osserva che, in questa tipologia, non sono presenti diodi o condensatori aggiuntivi. In Tabella 1.7, invece, sono riportati gli stati degli interruttori. La tensione V_{AO} può assumere, in questo caso, tre livelli secondo le quattro possibili configurazioni, di cui una ridondante (valida per la tensione nulla). Queste tre tensioni (V_{dc} , 0 , $-V_{dc}$) saranno le stesse fornite da ogni altro ponte aggiuntivo in modo da ottenere una tensione di ramo pari a:

$$V_{AO} = \sum_{i=1}^k V_i \quad (1.13)$$

, dove k è il numero totale di ponti in un ramo d’inverter.




Figura 1.13: Ramo di cascaded H-bridge inverter a tre livelli.

T1	T2	T1'	T2'	V_{AO}
1	0	0	1	V_{dc}
1	1	0	0	0
0	0	1	1	0
0	1	1	0	$-V_{dc}$

Tabella 1.7: Correlazione tra gli stati di un cascaded H-bridge inverter a tre livelli e le tensioni d’uscita.

L'utilizzo di un cascaded H-bridge inverter in un sistema trifase prevede che i tre morsetti 'O' di ogni blocco siano collegati a stella, oppure a triangolo, come in Figura 1.14.




Figura 1.14: Rappresentazione di un cascaded H-bridge inverter trifase a tre livelli (collegamento a stella).

Da notare che in questa tipologia le sorgenti di tensione dc, di ogni ponte ad H, sono tipicamente separate ed isolate tra loro. Di fatto, questo rappresenta un limite di applicazione dell'inverter cascaded H-bridge. Tuttavia diventa il convertitore ideale nel caso in cui le sorgenti di tensione dc siano per loro natura separate, come nel caso delle celle fotovoltaiche, o delle celle a combustibile.

La separazione delle sorgenti non riguarda solo le tre fasi, ma interessa anche i singoli livelli. In Figura 1.15, infatti, si illustra un ramo d'inverter per ottenere cinque livelli di tensione e si osserva che ogni blocco (ponte ad H) ha una propria sorgente di tensione dc.

Questa tipologia di inverter multilivello viene chiamata "cascaded", cioè "in cascata", perché per ottenere più livelli di tensione è necessario, appunto, collegare più *H-bridge* in cascata, come dimostrato in Figura 1.15.




Figura 1.15: Ramo di cascaded H-bridge inverter a cinque livelli.

Di seguito viene riportata la tabella degli stati per l'inverter di Figura 1.15:

T11	T12	T21	T22	T11'	T12'	T21'	T22'	V_{AO}
1	0	1	0	0	1	0	1	$2V_{dc}$
1	1	1	0	0	0	0	1	V_{dc}
1	0	0	0	0	1	1	1	V_{dc}
1	0	1	1	0	1	0	0	V_{dc}
0	0	1	0	1	1	0	1	V_{dc}
1	1	1	1	0	0	0	0	0
1	1	0	0	0	0	1	1	0
1	0	0	1	0	1	1	0	0
0	1	1	0	1	0	0	1	0
0	0	1	1	1	1	0	0	0
0	0	0	0	1	1	1	1	0
0	1	1	1	1	0	0	0	$-V_{dc}$
0	0	0	1	1	1	1	0	$-V_{dc}$
0	1	0	0	1	0	1	1	$-V_{dc}$
1	1	0	1	0	0	1	0	$-V_{dc}$
0	1	0	1	1	0	1	0	$-2V_{dc}$

Tabella 1.8: Correlazione tra gli stati di un cascaded H-bridge inverter a cinque livelli e le tensioni d'uscita.

1.3.3.1 Numero di componenti

Come già anticipato, questa è la soluzione multilivello che prevede il minor numero di componenti a parità di m (livelli di tensione).

Il numero totale di componenti è facilmente deducibile moltiplicando il numero degli interruttori e dei condensatori presenti in un singolo ponte ad H per il numero totale di ponti richiesti. Per cui, conoscendo a priori che in un ponte ad H sono presenti quattro interruttori, coi rispettivi diodi in antiparallelo, ed un unico condensatore il calcolo che ne risulta fornirà:

- $(4 \cdot k)$ interruttori statici
- k condensatori

, dove k è il numero di ponti richiesti.

Tuttavia, in questa tipologia non è sufficiente definire solo la quantità di questi due componenti (interruttori e condensatori) ma anche il numero delle sorgenti di tensione dc necessarie. E' facilmente intuibile che tale numero coincide con k .

Dunque, si può affermare che per un inverter con ponti in cascata a m livelli servono k sorgenti di tensione dc separate, secondo la relazione:

$$k = \frac{m - 1}{2} \quad (1.14)$$

, oppure si può anche sostenere che utilizzando k sorgenti di tensione dc si possono ottenere m livelli, ossia:

$$m = 2 \cdot k + 1 \quad (1.15)$$

Per comodità è utile generalizzare quanto appena detto con una tabella, in modo da confrontare questa soluzione con le precedenti. E' naturale, sotto questo aspetto, che l'averne un diodo in più rispetto ad un condensatore ha un'incidenza diversa, sia in termini di perdite dei componenti, sia in termini di dimensionamento, volume e costi. Con ciò si intende far riflettere sul fatto che il confronto del numero dei componenti è utile solo se commisurato allo stesso tipo di componente e non rispetto al totale.

Dispositivo	Numero dei componenti
Capacità del bus-dc	$3 \cdot \frac{(m-1)}{2}$
Interruttore statico (con diodo di libera circolazione)	$3 \cdot [(m-1) \cdot 2]$

Tabella 1.9: Numero di componenti per un cascaded H-bridge inverter ad m livelli con sorgenti separate.

Riassumendo, è possibile definire i seguenti vantaggi e svantaggi per questa tipologia:

<i>Vantaggi</i>	<i>Svantaggi</i>
Minor numero di componenti	Sorgenti dc separate
Minore volume complessivo	Costo
Assemblaggio modulare	---

Si vuole concludere questo capitolo sullo studio dell'inverter multilivello traendo la seguente conclusione: la scelta della tipologia d'inverter dovrà valutare l'influenza di diversi parametri come:

- Il numero totale di componenti (IGBT/MOSFET, diodi, condensatori)
- Numero di sorgenti indipendenti
- Il volume complessivo
- La semplicità d'implementazione e di controllo
- L'affidabilità complessiva del sistema

,occorrerà quindi stabilire quale struttura multilivello adoperare al fine di ottenerne il migliore compromesso.

Nell'ambito di questa tesi è stata scelta per la simulazione la tipologia *diode-clamped*. Essa è una tipologia che garantisce una semplice implementazione, anche per l'assenza di configurazioni ridondanti. Inoltre, il numero di componenti necessari non è eccessivo

e i diodi di clamp, utilizzando un numero di livelli pari a tre, hanno tutti la stessa tensione di blocco.

Oltre a tutto ciò, è interessante la possibilità di realizzare tale struttura collegando opportunamente tra loro tre convertitori semplici, ovvero due inverter trifasi tradizionali (a due livelli) ed un raddrizzatore trifase. I primi due convertitori, infatti, possono rappresentare la struttura superiore e inferiore, mentre il raddrizzatore può fungere da struttura clamped di diodi (vedi Figura 1.16).




Figura 1.16: Schema di inverter trifase VSI diode-clamped a tre livelli.

Capitolo 2

Tecniche di modulazione

2.1 Introduzione

Nel capitolo precedente è stata analizzata la struttura degli inverter multilivello e si è concluso con la scelta, nell'ambito di questa tesi, dell'inverter *diode-clamped*. Ora è necessario definire la tecnica di modulazione più opportuna per:

- minimizzare il contenuto armonico in uscita (THD).
- minimizzare le perdite di commutazione (frequenza di switching).

Queste richieste vanno coniugate alla esigenza di utilizzare implementazioni semplici e con elevata dinamica.

Il panorama delle tecniche di modulazione è ampio, e comprende sia soluzioni ad alta frequenza di commutazione, come *PWM* (Pulse Width Modulation) e *SVM* (Space Vector Modulation), sia soluzioni a bassa frequenza di commutazione, come la *modulazione a gradini* e la *modulazione ad eliminazione d'armonica*.

In questo capitolo verrà descritta la tecnica di modulazione MC-PWM che rappresenta l'estensione della PWM al caso multilivello. Inoltre, sarà analizzata una tecnica di modulazione che massimizza l'ampiezza della tensione in uscita sfruttando meglio la tensione del bus-dc ed una che, oltre a questo, minimizza le perdite di commutazione.

2.2 Modulazione MC-PWM

2.2.1 PWM convenzionale

La tecnica della modulazione PWM (Pulse Width Modulation) convenzionale⁶ consiste nell'applicare al carico la tensione DC in modo parzializzato, ossia in impulsi di larghezza variabile secondo le intersezioni di due segnali continui⁷ a frequenza diversa. Il segnale a frequenza minore, indicato con V^* e di frequenza f_m , è detto *modulante* mentre quello di frequenza maggiore, indicato con V_p e di frequenza f_p , è detto *portante*. L'intersezione ha lo scopo di ottenere una tensione che inseguia il valore medio della modulante nel periodo della portante (periodo di commutazione). E' necessario quindi che la frequenza della portante sia la più alta possibile, in modo che lo spettro della tensione in uscita coincida, alle basse frequenze⁸, con quello della modulante (tollerando per ora un'attenuazione delle ampiezze). Tale frequenza, che idealmente tenderebbe all'infinito, dovrà essere rapportata ai tempi di accensione e spegnimento degli interruttori disposti alla commutazione.

La forma d'onda più comune per la portante è la triangolare, mentre per la modulante una sinusoidale di frequenza pari alla fondamentale desiderata.

Dunque, le equazioni delle tre modulanti sinusoidali sono tipicamente:

$$V_a^* = m_a \cdot \sin(2\pi f_m t) \quad (2.1)$$

$$V_b^* = m_a \cdot \sin\left(2\pi f_m t - \frac{2\pi}{3}\right) \quad (2.2)$$

$$V_c^* = m_a \cdot \sin\left(2\pi f_m t - \frac{4\pi}{3}\right) \quad (2.3)$$

⁶ Si intende riferita all'inverter a due livelli.

⁷ Poiché il confronto è tra "segnali continui", cioè grandezze analogiche, la modulazione PWM è considerata anche una tecnica analogica.

⁸ Per basse frequenze si intende un intervallo compreso tra 0 e un valore intermedio tra f_m e f_p .

in cui m_a , come sarà spiegato tra breve, prende il nome di *indice di modulazione d'ampiezza* ed è un valore appartenente all'intervallo $0 \div 1$.

E' necessario dire che esistono diverse varianti di modulazione PWM che utilizzano portanti e/o modulanti diverse da quelle menzionate; tuttavia la maggioranza delle applicazioni viene realizzata esattamente con quelle forme d'onda (triangolare e sinusoidale).

Il principio di controllo degli interruttori prevede lo stato di massima tensione ($V_{AO} = V_{dc}/2$) quando la portante è, istantaneamente, minore della modulante e lo stato di minima tensione ($V_{AO} = -V_{dc}/2$) nel caso contrario, quando cioè la portante è maggiore della modulante.

In questa tecnica vengono definiti due coefficienti:

- indice di modulazione d'ampiezza, m_a .
- indice di modulazione di frequenza, m_f .

definiti dai seguenti rapporti:

$$m_a = \frac{A_m}{A_p} \quad (2.4)$$

$$m_f = \frac{f_p}{f_m} \quad (2.5)$$

dove con A_m e A_p si indicano rispettivamente l'ampiezza picco-picco della modulante e della portante, mentre con f_m e f_p le loro frequenze.

C'è da notare che l'elevata frequenza di commutazione della tecnica PWM fornisce una soluzione ai principali problemi che si incontrano nella *modulazione a gradini*, quali la presenza di armoniche di notevole ampiezza a bassa frequenza che, qualora presenti, portano ad avere correnti distorte coi conseguenti effetti indesiderati, soprattutto nel caso di azionamenti elettrici. Proprio per questo la tecnica PWM è particolarmente favorevole nel caso di carichi di natura induttiva, come i motori, in quanto l'inverter è libero di generare anche un enorme quantità di armoniche che trovandosi però a frequenza elevata (multipli della f_p) subirebbero l'efficace azione filtrante prodotta dal

carico stesso. Per contro, si hanno delle perdite di commutazione che aumentano in modo proporzionale alla frequenza di commutazione.

2.2.2 *PWM applicata al convertitore multilivello*

Volendo è possibile estendere questo tipo di modulazione analogica al caso multilivello, definendola col nome di *multi-carrier-PWM* (MC-PWM), oppure *multilevel-PWM*.

La nuova formulazione, generalizzata ad m livelli, dovrà risultare chiaramente compatibile con il caso tradizionale a due livelli.

Si inizia con l'osservare che il controllo della coppia di interruttori in un ramo d'inverter tradizionale prevede l'utilizzo di un'unica portante e di una modulante al fine di sintetizzare la terna delle tensioni d'uscita; per cui ora, se si desidera disporre di m livelli, si ha a che fare con $(m - 1)$ coppie di interruttori complementari in ogni ramo. Pertanto, non è più sufficiente un'unica portante ma sono necessarie $(m - 1)$ portanti, da cui il nome *multi-carrier-PWM* (MCPWM), con la stessa ampiezza e frequenza, mentre la terna di modulanti resta praticamente invariata.

Per un'applicazione a tre livelli si utilizzeranno, quindi, due portanti triangolari, mentre per una a cinque livelli occorreranno quattro portanti, e così via.

Il confronto, per il comando di una coppia di interruttori, sarà comunque ancora effettuato utilizzando un'unica portante ed una modulante. Pertanto, ciò che cambia rispetto alla semplice modulazione PWM, è il numero di portanti necessarie, che implica un numero di confronti maggiore per ogni ramo, vale a dire $(m - 1)$. Inoltre, cambiare il numero delle portanti significa allo stesso tempo variarne le ampiezze, pertanto viene definito nuovamente l'indice di modulazione delle ampiezze:

$$m_a = \frac{A_m}{A_p \cdot (m - 1)} \quad (2.6)$$

che rappresenta una generalizzazione pienamente compatibile con la definizione (2.4) precedente ponendo $m = 2$.

L'indice di modulazione di frequenza, invece, non viene modificato in quanto non si interviene né sulla frequenza delle portanti (che sono tutte uguali), né tanto meno sulla frequenza della modulante.

A questo punto, esistono tre strategie PWM alternative che possono essere impiegate per l'inverter multilivello:

- portanti adiacenti in opposizione di fase, cioè a 180° (**APOD**, Alternative Phase Opposition Disposition)
- portanti inferiori, ovvero quelle sotto il riferimento zero, sfasate di 180° rispetto quelle superiori (**POD**, Phase Opposition Disposition)
- portanti superiori ed inferiori in fase tra loro (**PD**, Phase Disposition)

E' chiaro che nel caso di tre livelli la strategia APOD e la POD sono equivalenti, dal momento che la portante adiacente coincide con la portante inferiore. Proprio per questa ragione nelle figure seguenti si illustrano le tre strategie nel caso di una modulazione MC-PWM riferita ad un inverter VSI a cinque livelli, dove le portanti necessarie diventano quattro.

In Figura 2.1 viene mostrata la tecnica multi-portante utilizzando la strategia APOD, mentre nella Figura 2.2 e nella Figura 2.3 si illustrano rispettivamente le strategie POD e PD. Tutti i diagrammi si riferiscono ad un indice di modulazione di ampiezza unitario e ad una frequenza di commutazione di 750Hz ($m_f = 15$).

Questo lavoro di tesi si pone l'obiettivo di confrontare, per un inverter VSI diode-clamped, a tre livelli, la soluzione migliore tra le tre (in realtà due) proposte, in termini di contenuto armonico, perdite di commutazione e ripple.




Figura 2.1: Principio della modulazione MC-PWM di tipo APOD ($m=5$, $m_f = 15$, $m_a = 1$).




Figura 2.2: Principio della modulazione MC-PWM di tipo POD ($m=5$, $m_f = 15$, $m_a = 1$).




Figura 2.3: Principio della modulazione MC-PWM di tipo PD ($m=5$, $m_f = 15$, $m_a = 1$).

2.3 Modulazione SFO-PWM

Il confronto tra la portante triangolare e la modulante sinusoidale definisce gli stati di accensione degli interruttori dell'inverter NPC (a tre livelli) generando in uscita una terna di tensioni⁹ di ramo riferita al nodo N :

$$V_{AN} = m_a \cdot \frac{V_{dc}}{2} \cdot \sin(\omega_1 t)$$

$$V_{BN} = m_a \cdot \frac{V_{dc}}{2} \cdot \sin\left(\omega_1 t - \frac{2\pi}{3}\right)$$

$$V_{CN} = m_a \cdot \frac{V_{dc}}{2} \cdot \sin\left(\omega_1 t - \frac{4\pi}{3}\right)$$

mentre se riferita al nodo O :

$$V_{AO} = \frac{V_{dc}}{2} + m_a \cdot \frac{V_{dc}}{2} \cdot \sin(\omega_1 t)$$

$$V_{BO} = \frac{V_{dc}}{2} + m_a \cdot \frac{V_{dc}}{2} \cdot \sin\left(\omega_1 t - \frac{2\pi}{3}\right)$$

$$V_{CO} = \frac{V_{dc}}{2} + m_a \cdot \frac{V_{dc}}{2} \cdot \sin\left(\omega_1 t - \frac{4\pi}{3}\right)$$

Volendo, quindi, esprimere le tensioni concatenate prodotte si ottiene:

$$V_{AB} = V_{AO} - V_{BO} = m_a \cdot \frac{\sqrt{3}V_{dc}}{2} \cdot \sin\left(\omega_1 t + \frac{\pi}{6}\right) \quad (2.7)$$

$$V_{CB} = V_{BO} - V_{CO} = m_a \cdot \frac{\sqrt{3}V_{dc}}{2} \cdot \sin\left(\omega_1 t - \frac{\pi}{2}\right) \quad (2.8)$$

$$V_{CA} = V_{CO} - V_{AO} = m_a \cdot \frac{\sqrt{3}V_{dc}}{2} \cdot \sin\left(\omega_1 t + \frac{5\pi}{6}\right) \quad (2.9)$$

Le equazioni (2.7)-(2.9) rappresentano una terna di tensioni simmetriche, in cui il valore massimo è:

$$V_{LL}^{\wedge} = m_a \cdot \frac{\sqrt{3}V_{dc}}{2} \approx 0.866 \cdot m_a \cdot V_{dc} \quad (2.10)$$

⁹ Le tensioni alle quali si fa riferimento sono tensioni "istantanee-medie", nel periodo della modulante.

mentre il valore efficace è:

$$V_{LLRMS} = \frac{m_a}{\sqrt{2}} \cdot \frac{\sqrt{3}V_{dc}}{2} \approx 0.612 \cdot m_a \cdot V_{dc} \quad (2.11)$$

Osservando l'equazione (2.11) si può comprendere che l'efficienza di conversione DC/AC si riduce del 39% in termini di valore efficace.

Esiste però una tecnica, denominata *Switching Frequency Optimal-PWM* (SFO-PWM), che permette di aumentare tale efficienza del 15.5%, portando il valore massimo della tensione concatenata al valore della tensione del bus-dc.

Questa tecnica sfrutta le tensioni concatenate definite nelle (2.7) (2.8) (2.9) che, essendo tre tensioni sfasate di 120° elettrici l'una dall'altra, provvedono all'eliminazione diretta delle terze armoniche. Si verifica, infatti, che tali componenti risultano in fase e perfettamente sovrapposte, come mostrato in Figura 2.4, per cui applicando le (2.7)-(2.9) alle terze armoniche ($\omega = \omega_3$) si ottiene una tensione nulla.




Figura 2.4: Andamento delle componenti fondamentali delle tensioni V_{Ao} e V_{Bo} ($V_{dc} = 100V$, $m_a = 1$) e delle terze armoniche.

Pertanto, è possibile sommare/sottrarre una grandezza di frequenza tripla della fondamentale continuando ad avere in uscita una tensione concatenata di forma sinusoidale.

L'armonica che si intende immettere sarà perciò aggiunta alle modulanti ed è rappresentata da una tensione alternata così definita:

$$V_{offset} = \frac{[\max(V_a^*, V_b^*, V_c^*) + \min(V_a^*, V_b^*, V_c^*)]}{2} \quad (2.12)$$

dove V_a^*, V_b^*, V_c^* sono i tre riferimenti sinusoidali che costituiscono la terna di modulanti.

Questa armonica, anche se non ha effetti sulla forma d'onda della tensione concatenata, modifica la forma delle modulanti che per questo motivo ora chiameremo $V_{a_{SFO}}^*$, dove i rappresenta il numero dei rami dell'inverter (nel nostro caso $i=a,b,c$).

Dunque, si può scrivere:

$$V_{a_{SFO}}^* = V_a^* - V_{offset} \quad (2.13)$$

$$V_{b_{SFO}}^* = V_b^* - V_{offset} \quad (2.14)$$

$$V_{c_{SFO}}^* = V_c^* - V_{offset} \quad (2.15)$$

In sostanza, questo metodo non fa altro che prendere istantaneamente la semi somma del valore massimo e il minimo tra le tre modulanti, il cui andamento è riportato in Figura 2.5, per poi sottrarlo a ciascuna di esse.

Da notare che l'onda alternata V_{offset} , nel caso di $m_a = 1$, può raggiungere il valore massimo 0.25 (oppure minimo -0.25) poiché vale sempre che in una terna sinusoidale normalizzata quando una delle tre sinusoidi raggiunge il suo valore massimo (oppure minimo), rappresentato da 1 (oppure -1), le altre due s'incontrano al valore -0.5 (oppure 0.5), per cui:

$$V_{offset}^{\wedge} = \frac{[\max(V_a^*, V_b^*, V_c^*) + \min(V_a^*, V_b^*, V_c^*)]}{2} = \frac{1 - 0.5}{2} = 0.25$$

Le modulanti così ottenute assumono la forma presentata in Figura 2.6, in cui è possibile apprezzare la simmetria della forma d'onda.




Figura 2.5: Andamento di V_{offset} valutata secondo la (2.12).




Figura 2.6: Rappresentazione della terna di modulanti ottimizzate (SFO-PWM) con $m_a = 1$.

Come si vede le modulanti non sono più sinusoidali, e il valore massimo raggiunto, normalizzato, è inferiore a 1. Di conseguenza, per poter generare il massimo valore efficace, occorre aumentare l'indice di modulazione d'ampiezza. Il valore massimo consentito per non entrare in sovrarmodulazione è:

$$m_a = \frac{2}{\sqrt{3}} \approx 1.155 \quad (2.16)$$

Così facendo, si raggiunge lo scopo dello sfruttamento ottimale della tensione del bus-dc, portando il valore massimo della tensione concatenata in uscita proprio a tale valore, ossia:

$$\hat{V}_{LL} = m_a \cdot \frac{\sqrt{3}V_{dc}}{2} = \frac{2}{\sqrt{3}} \cdot \frac{\sqrt{3}V_{dc}}{2} = V_{dc} \quad (2.17)$$

L'andamento delle modulanti normalizzate raggiunge il valore massimo 1, come mostrato in Figura 2.7.




Figura 2.7: : Rappresentazione della terna di modulanti ottimizzate (SFO-PWM) con $m_a = \frac{2}{\sqrt{3}}$.

2.4 Modulazione FLAT-TOP

Le tecniche di modulazione finora enunciate si basano sul confronto con modulanti simmetriche, ovvero forme d'onda a valore medio nullo. Esiste, tuttavia, una modulazione (che può essere considerata un'estensione particolare della precedente) in cui le modulanti risultano fortemente dissimmetriche, ma producono la medesima uscita della tecnica SFO-PWM, col vantaggio però di ridurre sensibilmente le perdite di commutazione. Infatti, questa modulazione fa sì che la forma d'onda della modulante sia massima (uguale ad 1) per un periodo equivalente a 120° .

Questa caratteristica sembrerebbe, quindi, risultare particolarmente attraente quando la tecnica di modulazione è ad alta frequenza (come nel caso della PWM), ma la dissimmetria delle modulanti, incidendo sulla ripartizione delle correnti negli interruttori, porta una sollecitazione maggiore, nel caso in cui la modulante abbia la zona flat disposta in alto, l'interruttore superiore (T1) rispetto a quello inferiore (T2*). Ciò rende questa modulazione utile semplicemente come mezzo di confronto con le precedenti due tecniche, ma poco si presta ad una effettiva realizzazione commerciale.

In questo tipo di modulazione, per realizzare la modulante si sottrae una particolare tensione di terza armonica (come per la SFO-PWM) dalla modulante sinusoidale secondo l'espressione:

$$V_{a_{FLAT}}^* = V_a^* - V_{offset}' \quad (2.18)$$

$$V_{b_{FLAT}}^* = V_b^* - V_{offset}' \quad (2.19)$$

$$V_{c_{FLAT}}^* = V_c^* - V_{offset}' \quad (2.20)$$

dove la tensione di offset, a differenza della modulazione SFO-PWM, vale:

$$V_{offset}' = \max [(V_a^* - 1), (V_b^* - 1), (V_c^* - 1)] \quad (2.21)$$

\

In Figura 2.8 viene illustrata la forma d'onda della V_{offset}' iniettata nella modulante sinusoidale e in Figura 2.9 la terna di modulanti risultanti dalla loro composizione.




Figura 2.8: Andamento di V_{offset}' valutata secondo la (2.21).

Dall'andamento della forma d'onda, si può verificare l'effettiva periodicità della tensione che, come si nota, è di 6.667 secondi, cioè ha frequenza tripla della fondamentale.




Figura 2.9: Rappresentazione della terna di modulanti ottenute con la modulazione FLAT-TOP ($ma=1$).

Anche in questo caso è possibile portare l'indice di modulazione d'ampiezza al valore $\frac{2}{\sqrt{3}}$ prima di entrare in sovramodulazione, ed ottenere un valore efficace della tensione in uscita maggiore, come mostrato in Figura 2.10.




Figura 2.10: Rappresentazione della terna di modulanti ottenute con la modulazione FLAT-TOP ($ma=\frac{2}{\sqrt{3}}$).

Capitolo 3

UTILIZZO DELL'AMBIENTE DI SIMULAZIONE PLECS

3.1 Introduzione

Lo scopo della tesi è la simulazione e l'analisi della struttura d'inverter VSI a tre livelli, con riferimento particolare alla tipologia *diode-clamped*.

Per l'analisi del circuito è stato scelto l'ambiente di simulazione di Simulink accoppiato a un particolare toolbox: PLECS (versione 2.1.0).

PLECS è l'acronimo di "Piece-wise Linear Electrical Circuit Simulation". Si tratta, infatti, di un programma per la simulazione veloce dei circuiti elettrici in ambiente Simulink. Questo toolbox rappresenta un programma molto versatile per la simulazione di ogni circuito elettrico, ed è anche un ottimo strumento per il controllo stesso. In particolar modo PLECS è ottimizzato per i circuiti elettronici di potenza.

Con questo software si riescono a contenere i tempi di simulazione, in quanto l'algoritmo risolutore è in grado, se confrontato con altri software di analisi circuitale in commercio, di ridurre la quantità di calcoli necessaria per ottenere una soluzione valida.

Inoltre, non è necessario definire i parametri parassiti degli interruttori, quali ad esempio i parametri degli *snubbers*, verso i quali non vi è sicuramente, nelle prime fasi di studio, interesse di primo piano.

In altre parole, PLECS consente di concentrare l'attenzione e lo studio sulle caratteristiche strettamente funzionali del circuito, permettendo di lasciare a fasi eventualmente successive il problema della determinazione completa di ogni singolo componente (diodo, IGBT, MOSFET, ecc) per avvicinarsi più verosimilmente ad un modello reale.

Ogni circuito elettrico modellato in PLECS viene rappresentato in Simulink con un singolo blocco, per il quale è possibile predisporre un'interfaccia di collegamento verso gli altri blocchi di Simulink in termini di morsetti di ingresso e di uscita.

3.2 Integrazione in Simulink

Molti sistemi elettrici sono costituiti da un circuito elettrico e da sistemi di controllo. Nei convertitori elettronici di potenza vi sono numerosi componenti semiconduttori che vengono accesi e spenti in base a complesse leggi di controllo. Se si vuole studiare il comportamento di tali sistemi occorre utilizzare spesso simulazioni al computer.

Durante la fase di progettazione di solito questo è l'unico modo per prevedere come il sistema si comporterà in condizioni normali e di funzionamento in caso di guasto.

Per la simulazione dei circuiti elettrici vi è una serie di potenti programmi disponibili. Essi permettono agli utenti di rappresentare dettagliatamente i circuiti e di modellarli secondo le proprie esigenze. Tuttavia, incorporando strutture di controllo piuttosto complesse, questi software richiedono una profonda conoscenza del programma specifico.

Simulink, invece, proprio grazie al suo approccio piuttosto semplice diventa lo strumento principale per la progettazione e la simulazione dei sistemi elettrici e dei relativi controlli. Tuttavia rimane piuttosto difficile modellare dei circuiti elettrici direttamente in Simulink, perché esso non accetta schemi o net-lists. Infatti

bisognerebbe rappresentare i circuiti con formule matematiche e funzioni di trasferimento che dovrebbero essere ricalcolate ad ogni cambiamento della topologia del circuito. Questo processo richiede molto tempo ed è chiaramente soggetto ad errori.

PLECS entra perciò come uno degli strumenti che migliora Simulink con la capacità di simulare direttamente i circuiti elettrici. Infatti, si può inserire semplicemente un circuito come fosse uno schema di componenti elettrici. Simulink considererà poi il circuito rappresentato come un sottosistema, in modo da poter costruire i controlli e tutti gli altri elementi attorno ad esso e trarre pieno vantaggio dallo stesso ambiente Simulink.

Con PLECS è possibile assemblare arbitrariamente i circuiti grazie alla libreria di componenti presente, oppure è possibile utilizzare anche propri elementi.

L'elenco dei componenti appartenenti alla libreria include varie sorgenti di tensione e di corrente, strumenti di misura, componenti passivi, interruttori, e componenti complessi come ad esempio le macchine elettriche. Le sorgenti (di tensione e corrente), gli strumenti di misura e gli interruttori presenti costituiscono l'interfaccia tra il circuito elettrico e il sistema di controllo. Gli ingressi del sottosistema rispetto a Simulink sono rappresentati dai comandi per il controllo delle sorgenti e degli interruttori. Le uscite, invece, sono le misure fornite dai voltmetri e dagli amperometri.

3.3 Interruttori ideali

Nella maggior parte dei programmi di simulazione gli interruttori sono modellati come elementi fortemente non lineari. Nel caso più semplice la modellazione dell'interruttore consiste in una resistenza variabile, da $-\infty$ a $+\infty$, mentre in altri casi viene utilizzato un sofisticato modello per semiconduttori. Questo fa sì che quando sono presenti più interruttori la simulazione diventi molto lenta.

Quando si simula un circuito elettronico di potenza i processi durante la commutazione sono tipicamente di scarso interesse. Per questo è più appropriato utilizzare un modello ideale di interruttore, che passi istantaneamente fra gli stati chiuso e aperto (ON-OFF).

Questo approccio, che è quello implementato in PLECS, ha due principali vantaggi:

- tra i due istanti di commutazione il sistema si comporta linearmente
- per gestire la discontinuità tra i due istanti sono necessari solo due punti di integrazione, come mostrato in Figura 3.1.

Entrambi i vantaggi consentono una più rapida velocità di simulazione.




Figura 3.1: Confronto del numero dei punti di calcolo (rispetto a PLECS) in due generiche forme d'onda.

Gli interruttori possono essere controllati esternamente o internamente, oppure anche in entrambi i modi. In questo contesto, “esternamente” significa che il controllo del segnale non dipende direttamente dalla tensione, o dalla corrente, nel circuito. Un esempio di controllo esterno è proprio quello degli interruttori statici dell’inverter. Invece, il caso più semplice di controllo interno è costituito dal diodo. Infatti esso è un interruttore che commuta nello stato ON attraverso l’applicazione di una tensione positiva (tra anodo e catodo), e nello stato OFF con una tensione negativa.

In sostanza, il generico interruttore viene modellato come un corto-circuito ($R_{ON} = 0$) quando è chiuso, e come un circuito aperto ($R_{OFF} = \infty$) quando è aperto, e il passaggio tra questi due stati è istantaneo.

Questa soluzione permette tre importanti vantaggi:

- semplicità d’uso
- robustezza
- rapidità

Semplicità d'uso, in quanto un interruttore ideale non ha resistenza d'accensione e capacità di snubbers delle quali preoccuparsi. Infatti, accade spesso che in fase di simulazione non si conoscano questi valori, anche perché gli effetti parassitari di questi parametri hanno scarso interesse in questa fase di studio.

Robustezza, poiché grazie al mancato utilizzo di circuiti di snubbers si riduce la complessità e la rigidità della simulazione, potendo oltre tutto far uso non solo dei solutori fixed time-step, ma anche di quelli variable time-step.

Infine, *la rapidità* è una conseguenza diretta del fatto che durante la simulazione, a contrario di quanto avviene convenzionalmente, non si forza il programma ad avere degli step "ingiustificati". E questo rende notevolmente più veloce la simulazione stessa. Un chiarimento di questo concetto è mostrato in Figura 3.2.




Figura 3.2: Confronto tra diversi algoritmi risolutivi (PLECS, SimPowerSystem ,Simplorer)

Dunque, ciò che ha favorito di gran lunga l'utilizzo di PLECS, in questa tesi, piuttosto che altri tipi di toolbox, come ad esempio *SimPowerSystem*, è la possibilità che ha tale software di gestire la classe dei semiconduttori come veri e propri interruttori ideali permettendo di velocizzare molto il tempo di simulazione.

3.4 Modellazione termica

La gestione termica dei sistemi elettronici di potenza è un aspetto importante e sta diventando sempre più critico con l'aumentare di richieste di package compatti ed alte densità di potenza.

PLECS consente di includere la progettazione termica con quella elettrica al fine di fornire una soluzione di raffreddamento adatta per ogni particolare applicazione.

3.4.1 Concetto di *heat-sink*

Il componente centrale della libreria termica è il dissipatore di calore (idealizzato), raffigurato come un box semitrasparente blu. Il dissipatore (*heat-sink*) assorbe le perdite termiche dissipate dai componenti racchiusi all'interno dei suoi confini. Allo stesso tempo, il dissipatore di calore, definisce un ambiente isotermico e propaga la sua temperatura ai componenti racchiusi (cfr. Figura 3.3).




Figura 3.3: Esempio di modellazione termica di un inverter trifase (tradizionale) con ramo di frenatura dissipativa.

La conduzione di calore da un dissipatore ad un altro, o alla temperatura ambiente, è modellata con resistenze e capacità termiche connesse tra di loro. Questo approccio permette, quindi, il controllo di diversi livelli termici in serie o in derivazione.

Ogni *heat-sink* possiede una propria capacità termica intrinseca verso il nodo termico di riferimento, come mostrato in Figura 3.4.

Tutte le perdite termiche assorbite dal dissipatore fluiscono in questa capacità e perciò aumentano la temperatura del dissipatore stesso.




Figura 3.4: Implementazione intrinseca di un heat-sink.

Lo scambio termico con l'ambiente è realizzato mediante una terminale esterno.

Si precisa che non è possibile collegare una capacità termica direttamente ad una sorgente termica, così come non si può imporre una capacità nulla per il dissipatore senza poi collegarlo ad un riferimento di temperatura o ad una capacità termica esterna.

3.4.2 Perdite nei semiconduttori

I semiconduttori dissipano potenza a causa della loro natura non ideale. Queste perdite sono rappresentate dalle perdite di conduzione e di commutazione.

Le perdite del semiconduttore sono specificate nei data-sheet di riferimento, e vanno introdotte in PLECS come parametri del componente nella sezione *thermal-description*.

La descrizione termica del componente è tipicamente raccolta nella libreria termica che occorre preventivamente definire in PLECS.

3.4.2.1 Perdite di conduzione

Le perdite di conduzione, se non espresse specificamente nella descrizione termica del componente, possono essere valutate mediante il prodotto della corrente che circola nel dispositivo per la tensione al quale è sottoposto (che in fase di conduzione è tipicamente di circa $1\div 2$ V) in ogni intervallo di commutazione. Di default tale tensione è calcolata rispetto ai parametri del componente secondo l'espressione:

$$V_{ON} = V_f + R_{ON} \cdot i \quad (3.1)$$

dove V_f è la tensione di forward, R_{ON} la resistenza di conduzione ed i è la corrente. Infatti il modello semplice adottato da PLECS per implementare il diodo è il seguente:




Figura 3.5: Modellazione del diodo semplice in PLECS.

Esiste però un altro metodo, anche più dettagliato, per determinare le perdite per conduzione, che viene implementato nella libreria termica. Esso consiste nella realizzazione di un diagramma del tipo $V_{ON}(i_{ON})$. Per utilizzare appieno PLECS è utile sfruttare questa caratteristica. Per realizzare il grafico bidimensionale occorre riportare per ogni valore di corrente (compatibile con la portata del dispositivo) il corrispondente valore della propria caduta di tensione V_{ON} rispetto ad una o più temperature di prova. Pertanto, tali valori sono disponibili esclusivamente nel data-sheet specifico del componente, e possono essere passati in PLECS mediante la stesura di un database compatibile oppure manualmente. Un esempio di grafico è il seguente:




Figura 3.6: Descrizione delle perdite di conduzione e grafico $V_{ON}(i_{ON})$ in PLECS.

Si precisa che il porre un valore di 0 Volt per una data corrente significa non avere perdite di conduzione. Inoltre, se non viene utilizzato questo metodo appartenente alla *thermal-description*, PLECS per definire tali perdite utilizzerà i parametri elettrici del dispositivo.

3.4.2.2 Perdite di commutazione

Le perdite di commutazione nascono perché la transizione dallo stato ON allo stato OFF, e viceversa, non avvengono istantaneamente. Infatti, durante tale intervallo sia la tensione che viene applicata al dispositivo e sia la corrente che lo attraversa sono sostanzialmente più grandi di zero, favorendo di fatto tali perdite. Quindi, più è veloce la commutazione dell'interruttore (da non confondere con la frequenza di commutazione) più saranno piccole le perdite associate alla commutazione. Questo è illustrato in Figura 3.7, in cui le curve mostrano lo sviluppo di un'energia durante la fase di accensione, indicata con E_{ON} , e di un'energia durante la fase di spegnimento, indicata con E_{OFF} .




Figura 3.7: Rappresentazione delle perdite di commutazione di un IGBT.

In altri programmi di simulazione il calcolo delle perdite è di solito impegnativo perché richiede modelli semiconduttori molto dettagliati e accurati. Inoltre, sono necessari step

di simulazione molto piccoli in quanto la durata di un singolo passaggio di transizione è dell'ordine di qualche centinaio di nanosecondi.

In PLECS, invece, questo problema è by-passato dal fatto che per un determinato circuito le forme d'onda della corrente e della tensione durante la transizione, e di conseguenza le perdite totali, sono funzioni di condizioni pre- e post-commutazione e della temperatura del dispositivo, cioè:

$$E_{ON} = E_{ON}(v_{block}, i_{ON}, T) \quad (3.2)$$

$$E_{OFF} = E_{OFF}(v_{block}, i_{ON}, T) \quad (3.3)$$

Queste due funzioni sono definite nella *thermal-description* di PLECS e sono impostate mediante un *thermal-editor* che costruisce un diagramma in tre dimensioni, in particolare secondo gli assi v_{block} , i_{ON} e T (temperatura di giunzione).

Un esempio è riportato nella seguente figura:




Figura 3.8: Esempio di modellazione delle perdite di commutazione (IGBT) in PLECS:
a) Perdite d'accensione, b) Perdite di spegnimento.

In sostanza, PLECS utilizza una tecnica di interpolazione lineare per calcolare le perdite effettive del semiconduttore (di conduzione e di commutazione), e ne permette la valutazione mediante una sonda (*probe*),

che rappresenta uno speciale blocco di informazioni in PLECS.

I semiconduttori che possono essere introdotti nel probe (attraverso un semplice trascinarsi del componente all'interno del blocco), ovvero quelli che consentono una descrizione termica, sono:

- diodo
- transistor
- GTO
- GTO con diodo
- IGBT
- IGBT con diodo
- IGCT
- MOSFET
- MOSFET con diodo
- TRIAC

Oltre a questi semiconduttori anche l'interruttore S/R (Set/Reset Switch) è incluso in questo gruppo.

3.4.3 Perdite nei semiconduttori con diodo in antiparallelo

Nel caso di modelli di interruttori, come l'*IGBT with diode*, che integrano un diodo in antiparallelo (diodo di libera circolazione) occorre prestare particolare attenzione nella polarità delle correnti e delle tensioni durante la realizzazione della tabella termica, in quanto le perdite termiche del diodo sono incorporate nella stessa tabella dell'interruttore.

La situazione che si presenta è illustrata in Figura 3.9.




Figura 3.9: Rappresentazione topologica della polarità dei componenti:

diodo, interruttore, interruttore con diodo.

Nello specifico, si ha che per editare correttamente le perdite di conduzione del diodo bisognerà riferirsi al quadrante di tensioni negative e correnti negative, mentre nel caso delle perdite di commutazione i dati di riferimento saranno riportati nel quadrante di tensioni positive e correnti negative, come risulta chiaro dalla Tabella 3.1

	Diode		Switch		Switch with Diode			
					Switch		Diode	
	V	I	V	I	V	I	V	I
Conduction Loss	+	+	+	+	+	+	-	-
Switching Loss	-	+	+	+	+	+	+	-

Tabella 3.1: Tabella riassuntiva delle polarità dei componenti: diodo, interruttore, interruttore con diodo.

Per comprendere meglio come si modificano i diagrammi bi-dimensionale e tri-dimensionale è utile osservare le figure successive, in cui si possono rispettivamente notare due curve e due superfici distinte, una riferita al diodo e l'altra riferita all'interruttore.




Figura 3.10: Diagramma bi-dimensionale delle perdite di conduzione per un *IGBT with diode*.




Figura 3.11: Diagramma tri-dimensionale delle perdite di commutazione per un *IGBT with diode*.

L'ultimo caso da richiamare è quello delle perdite di commutazione per il diodo. Infatti, la tensione di blocco deve essere riportata in tabella con valore negativo, come mostrato nella precedente Tabella 3.1.

Capitolo 4

Circuito di simulazione

4.1 Introduzione

In questo capitolo si esamineranno i risultati delle simulazioni condotte con PLECS, al fine di ottenere in primo luogo una maggiore conoscenza del comportamento dell'inverter multilivello (diode clamped a tre livelli) e in secondo luogo per effettuare un confronto valido tra le tecniche di modulazione presentate nel secondo capitolo.

Il confronto viene condotto valutando e confrontando le perdite di conduzione e di commutazione degli IGBT utilizzati come interruttori e dei diodi-clamping, tipici della tipologia trattata.

In questo senso, si sono utilizzati i parametri, le curve e le caratteristiche di componenti effettivamente in commercio, come nel caso dell'IGBT (SK30MLI066¹⁰) utilizzato nei rami dell'inverter multilivello.

¹⁰ Il data-sheet del componente SK30MLI066, prodotto dalla SEMIKRON, è riportato nell'allegato 2.

4.2 Circuito in PLECS

Come è descritto nel terzo capitolo, PLECS offre interessanti vantaggi per la simulazione dei circuiti elettronici di potenza, dalla rapidità di simulazione all'analisi termica ed energetica.

In PLECS è perciò stato costruito il circuito elettrico di riferimento. Esso consta di quattro blocchi (Figura 4.1), di cui uno è specifico per le misure trifasi di tensioni e correnti.




Figura 4.1: Schema a blocchi del sistema costruito in PLECS.

Il primo blocco è costituito dal BUS-DC. All'interno è presente un generatore di tensione continua, V_{dc} , (in serie a una piccola resistenza poiché non è possibile, in PLECS, inserire un generatore di tensione ed un condensatore in parallelo tra di loro) e i due condensatori, C_{1_dc} e C_{2_dc} , che rappresenteranno i “serbatoi energetici” dell'inverter a tre livelli. Inoltre, è presente il nodo comune, N , dei due condensatori.

Lo schema del BUS-DC è mostrato in Figura 4.2.




Figura 4.2: Rappresentazione esplicita del blocco “BUS-DC”.

In realtà, in questo blocco ci sono, oltre ai componenti già elencati, degli strumenti di misura, come l’amperometro (per valutare la corrente lato DC) e i voltmetri ai capi dei condensatori (per verificare un eventuale squilibrio di tensione).

Il secondo blocco, invece, è il “cuore” del circuito. Si tratta infatti (Figura 4.3) dell’inverter che si intende studiare. In questo caso la struttura è quella tipica di un diode-clamped trifase a tre livelli. Sono presenti, infatti, i sei caratteristici diodi di livellamento e ogni ramo d’inverter dispone di quattro interruttori. In questo caso sono tutti degli IGBT con diodo in antiparallelo, ed i comandi di gate sono passati all’esterno (per la gestione del controllo in Simulink).




Figura 4.3: Rappresentazione esplicita del blocco “3-level INVERTER”.

Le misure effettuate nel secondo blocco (inverter multilivello) sono le più numerose, in quanto è necessario valutare le seguenti grandezze di ramo:

- tensioni applicate agli IGBT
- correnti che attraversano gli IGBT
- perdite di conduzione degli IGBT
- perdite di commutazione degli IGBT
- comandi di gate degli IGBT

In questo senso PLECS fornisce tali grandezze avvalendosi del *probe*, senza la necessità di dover inserire all'interno del circuito strumenti di misura, in quanto le misure citate sono riferite strettamente ai componenti scelti (IGBT). Questo vantaggio, oltre ad essere comodo nella realizzazione dei collegamenti, permette tra l'altro una rappresentazione più ordinata del circuito elettrico.

Da notare in Figura 4.3, rispetto all'inverter tradizionale, la presenza di tre morsetti anche sul lato destro (lato DC), poiché il morsetto centrale va collegato al nodo comune dei due condensatori.

Il terzo blocco è costituito dal sistema principale di misura, ossia dalla determinazione delle tensioni e delle correnti di linea, e delle tensioni di fase.

Il blocco di misura è riportato in Figura 4.4.




Figura 4.4: Rappresentazione esplicita del blocco "Misure".

L'ultimo blocco costituente il circuito in PLECS è il carico, che si è supposto collegato a stella. In particolare, si è considerato un carico equilibrato di tipo ohmico-induttivo (Figura 4.5).




Figura 4.5: Rappresentazione esplicita del blocco "LOAD".

Tutti i parametri relativi al circuito modellato in PLECS sono stati inseriti in uno *script* di Matlab, per avere a disposizione un circuito flessibile in termini di condizioni di funzionamento.

4.3 Circuito di controllo in Simulink

Tutto quello che fa parte del controllo (modulazione MC-PWM, SFO-PWM, FLAT-TOP) dell'inverter è stato modellato in Simulink.

Come già descritto nel terzo capitolo, PLECS si interfaccia a Simulink grazie alle misure di tensione e corrente, oppure attraverso i comandi di gate per il controllo dei semiconduttori.

In Simulink sono state implementate sia le due portanti triangolari, quella superiore e quella inferiore (la prima è compresa nella banda $0 \div 1$, mentre la seconda è compresa nella banda $-1 \div 0$), sia le tre modulanti.

Queste ultime sono state racchiuse nel blocco "MODULANTI". All'interno del blocco si trovano implementate tutte e tre le tecniche di modulazione che sono singolarmente selezionabili grazie ad una variabile opportuna presente nello script (variabile MOD). L'uscita di questo blocco sono, quindi, i tre riferimenti di tensione (V_a^*, V_b^*, V_c^*) normalizzati, al fine d'effettuare il confronto con le due portanti.

Lo schema dell'implementazione del blocco "MODULANTI" è riportato in Figura 4.6.




Figura 4.6: Schema del blocco "MODULANTI".

Per creare i tre riferimenti sinusoidali si sono utilizzati due costanti, una per definire l'ampiezza della sinusoide, un'altra per definirne la frequenza. La variabile tempo è prodotta dal blocco "clock".

I due *gain*, ovvero i blocchetti triangolari in basso, sono utilizzati come selettori del tipo di modulazione. In particolare, MOD(1) è il primo valore del vettore MOD, mentre MOD(2) è il secondo valore. Quando entrambi i valori, MOD(1) e MOD(2), sono nulli si ottiene in uscita una terna di modulanti sinusoidali, quando invece il primo valore è uguale $\frac{1}{2}$ ed il secondo è nullo si avrà una terna con iniezione di terza armonica (SFO-PWM). Infine, quando il primo valore è nullo ed il secondo è unitario si avrà la modulazione FLAT-TOP.

Il vettore MOD, quindi, rappresenta il "selettore" del tipo di modulazione.

Le grandezze d'interesse sono poi memorizzate nel workspace di Matlab con i blocchi "to Workspace", per poterle plottare sottoforma di grafici in due dimensioni.

Le due portanti triangolari sono definite in Simulink con due blocchi di *PLECS-Extras*, chiamati "Symmetric Triangle Generator". Essi producono delle forme d'onda triangolari che è possibile sfasare imponendo un valore diverso da zero in *Carrier offset* (Figura 4.7).




Figura 4.7: Finestra di settaggio della portante (in questo caso, poiché il *signal range* riporta i valori min_{1p} e max_{1p} , il settaggio è riferito alla prima portante, ovvero quella superiore).

Il valore di sfasamento è indicato in p.u., questo significa che per sfasare la portante di 90° occorre impostare un valore di offset pari a 0.25, per sfasarla di 180° (che è lo sfasamento richiesto per la modulazione POD e ADOP) uno di 0.5, e così via.

Il valore da impostare nel *signal range*, invece, è variabile a seconda del numero di portanti necessarie, ovvero dipende dal numero di livelli (m) dell'inverter. Nel nostro caso (cioè $m=3$) invertendo la (2.6) si ottiene che il valore picco-picco della generica portante vale:

$$A_p = \frac{A_m}{m_a \cdot (m - 1)} \quad (4.1)$$

dove A_m è il valore picco-picco della modulante e m_a è l'indice di modulazione d'ampiezza. Per cui i valori massimo e minimo della portante superiore sono rispettivamente:

$$max_{1p} = 1 \quad (4.2)$$

$$min_{1p} = 1 - A_p \quad (4.3)$$

Quelli invece della portante inferiore sono:

$$max_{2p} = min_{1p} \quad (4.4)$$

$$min_{2p} = max_{2p} - A_p \quad (4.5)$$

Lo schema del controllo completo è riportato in Figura 4.8.

3-LEVEL DIODE-CLAMPED INVERTER




Figura 4.8: Schema di controllo e delle misure in Simulink per l'inverter VSI a tre livelli *diode-clamped*.

In Figura 4.8, oltre ai blocchi di controllo, sono presenti sulla destra un insieme di blocchi per effettuare specifiche misure delle grandezze in uscita come:

- THD della corrente di linea
- THD della tensione concatenata
- Valore massimo ed efficace della corrente di linea
- Valore efficace del ripple di corrente
- Valore massimo ed efficace della tensione di linea (concatenata)
- Valore efficace del ripple della tensione di fase (stellata)

4.4 Circuito di misura delle perdite

L'utilizzo di PLECS ha permesso di stimare efficacemente le perdite di conduzione e di commutazione dell'inverter multilivello. Tale misura si basa, come descritto nel terzo capitolo, sulle curve¹¹ caratteristiche delle perdite fornite dal costruttore. In particolare, per gli IGBT le perdite per conduzione fanno riferimento alla curva $V_{CE}(I_C, T_j)$ e quelle di commutazione alle curve $E_{ON}(I_C, V_{CE}, T_j)$, $E_{OFF}(I_C, V_{CE}, T_j)$, mentre per i diodi le curve di riferimento per le perdite di conduzione sono le $V_f(I_f, T_j)$ e per le perdite di commutazione le $E_{rr}(I_f, V_R, T_j)$.

Le perdite di conduzione escono direttamente dal probe fornito da PLECS sottoforma di potenza istantanea (in Watt), quindi per ottenere la potenza media occorre integrare e dividere per il periodo di riferimento tale segnale.

E' stato, inoltre, utilizzato un artificio per non considerare il transitorio durante la misurazione in quanto la potenza media ha interesse solo se sono state raggiunte le condizioni di regime.

Le perdite di commutazione sono, invece, fornite dal probe di PLECS sottoforma di energia associata alla singola commutazione, per cui il segnale d'uscita è espresso in

¹¹ Le curve di riferimento si trovano nell'allegato 2, e sono riferite al datasheet dell'IGBT SK30MLI066.

Joule e rappresenta la somma di tutte le energie dissipate durante le commutazioni nel periodo di simulazione. Per ottenere la potenza media si sono sommati tutti i contributi energetici delle commutazioni in un periodo di 20ms (che coincide con il periodo della modulante a 50 Hz) e si è diviso per tale periodo.

La serie di display è utile per separare i contributi forniti dai singoli IGBT e dai diodi di clamping.

Il circuito completo per la misura delle perdite nei semiconduttori è mostrato in Figura 4.9.




Figura 4.9: Schema del circuito di misura delle perdite di conduzione e commutazione (per ramo).

Si precisa che le perdite totali del sistema trifase sono costituite dal prodotto delle perdite totali per ramo per il numero dei rami, cioè 3.

Capitolo 5

Risultati di simulazione

5.1 Introduzione

In questo capitolo vengono presentati i risultati delle simulazioni effettuate.

Nel primo paragrafo si utilizzano i risultati e i grafici della simulazione sinusoidale (con portanti in fase) per comprendere meglio il comportamento dell'inverter multilivello e per ottenere i primi valori utili al confronto con le soluzioni successive.

Nel secondo paragrafo, e nei consecutivi, si trattano le diverse modulazioni (sinusoidale, con iniezione di terza armonica e flat-top) nei casi in cui le portanti siano in fase (tipo PD) o in opposizione (POD) e si confrontano i risultati ottenuti al fine di determinare la soluzione migliore per ottenere in uscita un valore efficace della tensione di linea di circa 400 V erogando una corrente di 30 A (valore efficace).

In sostanza il carico¹² è fissato e si cerca la soluzione che, a parità di potenza d'uscita, garantisce la migliore qualità dell'energia fornita al carico e riduce le perdite di conversione.

¹² I valori esatti del carico (resistenza ed induttanza) sono riportati nello script.

Il carico utilizzato è di tipo ohmico-induttivo, equilibrato e collegato a stella.

Le prove riportano i diagrammi delle grandezze di maggiore interesse, come la tensione concatenata, la tensione di fase (e il relativo ripple), la corrente di linea (e il relativo ripple), le tensioni e le correnti sui componenti (IGBT e diodi-clamping) che sono indicativi della sollecitazione degli interruttori.

La durata delle simulazioni è stata posta pari a 0.06 secondi.

Il solutore utilizzato è Ode45, ovvero un metodo d'integrazione numerica di equazioni differenziali basato sulla formulazione Dormand-Prince, una formula esplicita del metodo di Runge-Kutta del 4, 5 ordine (in generale ode45 è la miglior funzione da applicare come primo tentativo alla maggior parte dei problemi).

Lo *script* di riferimento, per inizializzare i parametri e definire le condizioni di funzionamento, è in linguaggio Matlab e deve essere eseguito prima di procedere con la simulazione. Di seguito viene riportato il listato di una generica prova:

```
% FILE INVERTER A TRE LIVELLI DIODE-CLAMPED (C) M.Toffano

% Numero di livelli:
m=3;

%-----%
%      BUS DC
%-----%

% TENSIONE (V) :
%Vdc=560;
Vdc=650;

% RESISTENZA (Ohm) :
R_bus=100e-6;

% Capacità dei condensatori (F) :
C1_dc=100e-3;
C2_dc=C1_dc;

%-----%
%      MODULANTE
%-----%

% SCELTA MODULAZIONE:

% modulazione SINUSOIDALE => a
% modulazione SFO => b
```

```

% modulazione FLAT-TOP => c

a=[0;0];
b=[1/2;0];
c=[0;1];

MOD=a;

% INDICE DI MODULAZIONE D'AMPIEZZA:
ma=1;
%ma=2/sqrt(3);

% AMPIEZZA:
Amp=ma;           % valore massimo
Am=2*ma;         % valore picco-picco

% FREQUENZA (Hz):
f=50;

%-----%
%          PORTANTI
%-----%

% INDICE DI MODULAZIONE DI FREQUENZA:
mf=400;

% AMPIEZZA:
Ap=Am/ma*1/(m-1); % valore picco-picco

% FREQUENZA (Hz)
fp=mf*f;

% Range PORTANTI TRIANGOLARI:

% 1 portante:
max1p=1;
min1p=1-Ap

% 2 portante:
max2p=min1p;
min2p=max2p-Ap;

%-----%
% TEMPERATURE
%-----%

% Temperatura ambiente (°C):
T_amb=25;

% Temperatura IGBT (°C):
T_IGBT=135;
T_heatsink=135;
%-----%
%          CARICO
%-----%

```

```

% RESISTENZA (Ohm) :
Rc=6.33;

% INDUTTANZA (H) :
Lc=12.5e-3;

wLc=2*pi*f*Lc; % Reattanza induttiva

% IMPEDENZA (Ohm) :
Zc=sqrt (Rc^2+(2*pi*f*Lc)^2);
phi=atan (wLc/Rc);

```

Nell'allegato 2 sono presenti tre tabelle riassuntive delle prove di simulazione, che costituiscono il mezzo per il confronto diretto dei diversi casi simulati.

5.2 Simulazione con modulazione sinusoidale (tipo PD)

In questa prova di simulazione, in cui il bus-dc ha una tensione di 650 V, si è posta la variabile *MOD*, nello script, uguale ad *a*. In questo modo le modulanti che comandano l'inverter VSI a tre livelli (diode-clamped) sono sinusoidali.

Inoltre, si è posto un indice di modulazione pari ad 1 per le ampiezze, e pari a 400 per le frequenze. In altre parole, il valore efficace delle tensioni e delle correnti è il massimo ottenibile con questo tipo di modulazione, e la frequenza delle portanti è di 20kHz.

Ci si riferisce, pertanto, alla situazione illustrata in Figura 5.1.




Figura 5.1: Modulazione PWM sinusoidale con portanti in fase (tipo PD). Sono indicate, per un periodo di 20 ms, le due portanti (quella superiore in blu e quella inferiore in verde) e la modulante (in rosso).

La simulazione fornisce i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	398	V
E_{ripple}^{RMS}	81,11	V
THD_V	35,3	%

Tabella 5.1: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione Sinusoidale-PD, $m_a=1$).

CORRENTE		
I_L^{RMS}	30,85	A
I_{ripple}^{RMS}	0,0345	A
THD_I	0,111	%

Tabella 5.2: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione Sinusoidale-PD, $m_a=1$).

In Tabella 5.1 si osserva che la tensione di linea massima prodotta dall'inverter ha un valore efficace di circa 400V (avendo un bus-dc di 650V), come da specifica.

Il THD della tensione concatenata è alto, poiché in uscita si ha una tensione modulata a gradini, come mostrato in Figura 5.2. Il valore "istantaneo-medio" delle tensioni concatenate insegue il riferimento sinusoidale a 50 Hz, come mostrato in Figura 5.3; così come il valore "istantaneo-medio" delle tensioni di fase mostrato in Figura 5.5.

Da notare che le tensioni di linea presentano cinque livelli, come indicato in (1.2), e le tensioni di fase nove livelli, come stabilito in (1.3).




Figura 5.2: Tensione concatenata in uscita dall'inverter (V_{ab}) (Modulazione Sinusoidale-PD, $m_a=1$).




Figura 5.3: Andamento del valore "istantaneo-medio" delle tensioni di linea in uscita dall'inverter (Modulazione Sinusoidale-PD, $m_a=1$).




Figura 5.4: Tensione stellata in uscita dall'inverter (E_a) (Modulazione Sinusoidale-PD, $m_a=1$).




Figura 5.5: Andamento del valore "istantaneo-medio" delle tensioni di fase in uscita dall'inverter (Modulazione Sinusoidale-PD, $m_a=1$).

E' stato valutato, inoltre, il ripple della tensione di fase che, come si vede dal dato riportato in tabella, ha un valore efficace significativo (81.11 V). L'andamento, riferito ad un periodo di 20 ms, è il seguente:




Figura 5.6: Andamento della forma d'onda del ripple della tensione di fase (E_a) riferito ad un periodo di 20 ms (Modulazione Sinusoidale-PD, $m_a=1$).

Per quanto riguarda la corrente, mostrata in Figura 5.7, la simulazione fornisce un valore di circa 30 A (valore efficace), con THD trascurabile per l'azione filtrante del carico. Per questo motivo, anche il valore efficace del ripple di corrente è molto piccolo, come si verifica dal dato in Tabella 5.2, e dal grafico in Figura 5.8.




Figura 5.7: Andamento della corrente in uscita dall'inverter. (Modulazione Sinusoidale-PD, $m_a=1$).




Figura 5.8: Andamento della forma d'onda del ripple di corrente (I_a) riferito ad un periodo di 20 ms (Modulazione Sinusoidale-PD, $m_a=1$).

Oltre alle correnti in uscita, sono state misurate anche le correnti medie sui componenti, in modo da determinare l'incidenza della sollecitazione. Infatti, l'inverter multilivello trattato ha come effetto quello di sollecitare maggiormente gli interruttori centrali, ossia gli interruttori T2 e T1'.

Le correnti medie riportate in Tabella 5.3 dimostrano la sollecitazione di IGBT2 e IGBT3, che devono essere opportunamente dimensionati. L'entità della sollecitazione in corrente è pari al 45,6% in più, rispetto agli altri due.

CORRENTI MEDIE (sui componenti ¹³)		
IGBT 1	9,269	A
IGBT 2	13,5	A
IGBT 3	13,5	A
IGBT 4	9,269	A
D 12	4,234	A
D 12*	4,235	A

Tabella 5.3: Correnti medie sui componenti che costituiscono il ramo A (Modulazione Sinusoidale-PD, $m_a=1$).

Le perdite dei componenti, ovvero i contributi delle perdite di conduzione e di commutazione, sono elencate nella seguente tabella:

¹³ Nelle tabelle riportate di qui in avanti gli interruttori di ramo a sono chiamati indifferentemente IGBT1 (oppure T1), IGBT2 (oppure T2), IGBT3 (oppure T1'), IGBT4 (oppure T2').

PERDITE DEI COMPONENTI (per ramo)		
<i>Perdite di conduzione</i>		
IGBT 1	20,91	W
IGBT 2	29,16	W
IGBT 3	29,18	W
IGBT 4	20,92	W
D 12	7,693	W
D 12*	7,695	W
P tot	115,6	W
<i>Perdite di commutazione</i>		
IGBT 1	24,34	W
IGBT 2	2,414	W
IGBT 3	2,355	W
IGBT 4	24,4	W
D 12	2,419	W
D 12*	2,424	W
P tot	58,35	W


Tabella 5.4: Perdite di conduzione e di commutazione riferite ai componenti, IGBT e diodi-clamping (Modulazione sinusoidale-PD, $m_a=1$).

In conclusione, si può considerare che l'inverter alimenta il carico considerato con una tensione di linea dal valore efficace pari, praticamente, a 400 V, e dissipa una potenza pari a 174 W per ramo, ovvero una potenza totale di 521 W.


Il THD della tensione di linea è pari al 35,3%.

Inoltre, gli interruttori centrali (IGBT 2 e IGBT 3) non sono sollecitati in misura omogenea agli altri interruttori di ramo, in particolare risultano sovra-sollecitati del 45,6%.


Di seguito sono proposti i grafici relativi alle tensioni e alle correnti dei componenti, poiché si ritiene che un'analisi degli stessi permetta di comprendere meglio il comportamento dell'inverter studiato. In particolare si analizzano gli stati di commutazione/conduzione degli IGBT e dei diodi-clamping.




a)



b)



c)



d)

Figura 5.9: Andamento delle tensioni (in azzurro) e delle correnti (in rosso) dei quattro IGBT dell'inverter: a) Tensione e corrente su IGBT1, b) Tensione e corrente su IGBT2, c) Tensione e corrente su IGBT3, d) Tensione e corrente su IGBT4. (Modulazione Sinusoidale-PD, $m_a=1$).

Osservando la Figura 5.9, in particolare la finestra che comprende il secondo periodo (da 0.02 secondi a 0.04 secondi, in modo da non considerare il transitorio), si può verificare che l'interruttore superiore T1 (la nomenclatura è riferita alla Figura 1.5) commuta solamente durante i 10 ms corrispondenti alla semionda positiva di tensione poiché deve fornire al morsetto "A", secondo la tecnica di modulazione, la tensione massima, cioè $V_{dc}/2$.

L'interruttore T2 in questo periodo non commuta, e conduce per tutto il semiperiodo (infatti gli stati per sintetizzare la semionda positiva sono [1-1-0-0] e [0-1-1-0], che corrispondono ai valori di tensione $V_{dc}/2$ e 0, e in entrambi il secondo indice (che rappresenta lo stato di T2) è sempre pari a 1, cioè in conduzione).

L'interruttore T1', invece, ha un comportamento complementare a T1, perciò quando T1 commuta allo stato 1 (interruttore chiuso), T1' si apre, mentre quando passa allo stato 0 (interruttore aperto) T1' si chiude. In quest'ultimo caso, bisogna osservare che il passaggio allo stato chiuso non indica una conduzione da parte dell'interruttore T1', infatti esso non conduce (se non per una porzione relativa allo sfasamento del carico) perché la corrente è positiva.

L'interruttore T2' in tutto questo periodo (10 ms) è aperto, perciò non commuta né conduce.

Durante la semionda negativa (successivi 10 ms) avviene un comportamento perfettamente complementare, cioè:

- T2' commuta (secondo la tecnica di modulazione) per fornire la tensione minima $-V_{dc}/2$, e conduce (durante lo stato 1)
- T1' non commuta e conduce per tutto il semiperiodo (infatti porta una corrente media maggiore),
- T2 commuta in modo complementare a T2', ma non conduce (se non per la porzione di tempo legata al ritardo introdotto dal carico ohmico-induttivo),
- T1 è spento durante tutto il semiperiodo, quindi non commuta, né conduce.

In Figura 5.9, si possono anche notare delle correnti negative, esse sono dovute alla presenza del diodo in antiparallelo dell'IGBT che garantisce un percorso di richiusura alle correnti durante le commutazioni.

Oltre ai grafici relativi agli IGBT è utile analizzare anche quelli dei diodi di clamp, riportati nella seguente figura:




Figura 5.10: Andamento delle tensioni (in azzurro) e delle correnti (in rosso) dei due diodi-clamping dell'inverter: a) Tensione e corrente su D12 , b) Tensione e corrente su D 12*. (Modulazione Sinusoidale-PD).

Appare subito chiaro guardando i grafici che si tratta di diodi, infatti lo si giustifica per l'andamento della tensione inversa rispetto alla corrente.

Dopo il transitorio (che avviene in pochi millisecondi) si ha che la conduzione del diodo di clamping superiore avviene per l'intera durata della semionda positiva (10 ms), subendo uno sfasamento in ritardo introdotto dal carico (ohmico-induttivo). Tale conduzione è possibile solo quando T1 è aperto e T2 è chiuso, in modo che la giunzione P-N del diodo sia polarizzata direttamente.

Per il diodo-clamping inferiore si ha una condizione complementare, ossia:

- conduce solamente durante la semionda negativa (bisogna considerare anche lo sfasamento in ritardo della corrente)
- commuta (naturalmente) in modo complementare allo stato dell'interruttore T2'.

Ciò che è stato analizzato finora si riferisce alla modulazione sinusoidale con portanti in fase, tuttavia i principi analizzati sono validi anche per gli altri casi, pur avendo dei grafici formalmente diversi.

5.3 Simulazione con modulazione sinusoidale (tipo POD)

In questa prova di simulazione si è mantenuta la variabile MOD , nello script, uguale ad a , ma si è sfasata di 180° la portante triangolare inferiore inserendo un valore pari a 0.5 in $carrier\ offset$ (vedi Figura 4.7).

L'indice di modulazione è mantenuto pari a 1 per le ampiezze, e pari a 400 per le frequenze¹⁴.

La simulazione mostra i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	398	V
E_{ripple}^{RMS}	91,77	V
THD_V	39,9	%

Tabella 5.5: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione Sinusoidale-POD, $ma=1$).

CORRENTE		
I_L^{RMS}	30,85	A
I_{ripple}^{RMS}	0,0417	A
THD_I	0,135	%

Tabella 5.6: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione Sinusoidale-POD, $ma=1$).

Facendo un confronto con la soluzione precedente si nota che le tensioni e le correnti in uscita coincidono, come è giusto che sia, e gli andamenti dei valori "istantanei-medi" sono praticamente indistinguibili da quelli in Figura 5.3 e in Figura 5.7. Ciò che si differenzia è il contenuto armonico prodotto dall'inverter, che in questo caso (POD) risulta maggiore, così come il ripple della tensione e della corrente di fase. Gli andamenti di queste due forme d'onda sono mostrati in Figura 5.14 e in Figura 5.15.

Con le portanti in opposizione di fase si ha una ricombinazione degli stati di commutazione, rispetto al caso con portanti in fase, e questo produce in uscita una

¹⁴ Data l'elevata frequenza non si è riportato il grafico del confronto tra portanti e modulante, in quanto non è possibile apprezzare visivamente alcuna differenza da quello già riportato per il caso delle portanti in fase.

tensione concatenata con dei gradini, che per ogni livello massimo raggiunto (si ricorda che la tensione concatenata ha cinque livelli, e il primo gradino positivo di tensione corrisponde a $V_{dc}/2$ mentre il secondo a V_{dc}) ritornano a zero ogni volta prima di raggiungerlo nuovamente, come mostrato in Figura 5.11 (caso in cui il valore massimo è V_{dc}).




Figura 5.11: Andamento reale (zoom) della tensione concatenata (V_{ab}) in uscita dall'inverter nel caso di una modulazione sinusoidale con portanti in opposizione di fase.

Questo comportamento ha l'effetto di peggiorare il fattore di distorsione (THD) della tensione in uscita, e anche quello della corrente.

In sostanza, si ottiene una tensione di linea come in Figura 5.12.




Figura 5.12: Tensione concatenata in uscita dall'inverter (V_{ab}) (Modulazione Sinusoidale-POD, $m_a=1$).

Anche la tensione di fase è gradinata come descritto precedentemente (cambiano solo i valori e il numero dei gradini), come mostrato in Figura 5.13.

E' necessario precisare che, in tale figura, i gradini di tensione sono nove, di cui due (i più piccoli, che corrispondono ad un valore di circa 108 V) sono "schiacciati" a lato del primo gradino visibile, che quindi, in realtà, costituisce il secondo gradino (positivo o negativo).




Figura 5.13: Tensione di fase in uscita dall'inverter (E_a) (Modulazione Sinusoidale-POD).

Inoltre, si ricorda che i valori dei gradini della tensione di fase risultano dalla combinazione delle tensioni concatenate secondo le seguenti espressioni:

$$E_a = \frac{V_{AB} - V_{CA}}{3} \quad (5.1)$$

$$E_b = \frac{V_{BC} - V_{AB}}{3} \quad (5.2)$$

$$E_c = \frac{V_{CA} - V_{BC}}{3} \quad (5.3)$$

Infatti, il valore massimo della tensione di fase (quello effettivamente prodotto e non quello riferito al valore medio sinusoidale), ad esempio di E_a , è definito dalla somma del massimo valore positivo della tensione V_{AB} (che è V_{dc}) e del massimo valore negativo di V_{CA} (che è $-V_{dc}$). Pertanto, il gradino più alto della tensione di fase corrisponde a:

$$E_a^{\max} = \frac{V_{AB}^{\max}(\text{positivo}) - V_{CA}^{\max}(\text{negativo})}{3} = \frac{650 - (-650)}{3} \approx 433 \text{ V}$$

come si può osservare nel grafico di Figura 5.13.

Per determinare, invece, l'ampiezza del singolo gradino di tensione si può procedere sapendo che il numero di livelli è nove (cioè sono presenti otto gradini) e che il valore picco-picco raggiunto è pari al doppio della E_a^{\max} .

Si ottiene quindi:

$$E_a^{step} = \frac{2 \cdot E_a^{\max}}{m_E - 1} = \frac{2 \cdot 433}{8} \approx 108 \text{ V}$$

Lo step delle tensioni concatenate, invece, è pari a 325 V.

Il ripple di tensione e di corrente di fase sono mostrati in Figura 5.14 e Figura 5.15.




Figura 5.14: Andamento della forma d'onda del ripple della tensione di fase (E_a) riferito ad un periodo di 20 ms (Modulazione Sinusoidale-POD, $m_a=1$).




Figura 5.15: Andamento della forma d'onda del ripple della corrente di fase (I_a) riferito ad un periodo di 20 ms (Modulazione Sinusoidale-POD; $m_a=1$).

La simulazione mostra che le correnti medie sui componenti sono identiche alla modulazione con portanti in fase.

Le perdite nei componenti sono le stesse indicate in Tabella 5.4, cioè non si hanno vantaggi in termini energetici.

Si conclude questo primo confronto osservando che la modulazione sinusoidale con portanti in opposizione di fase (POD), rispetto a quella con portanti in fase, non presenta sostanziali vantaggi, anzi, riduce la qualità dell'energia in uscita (la tensione di linea generata e la corrente erogata possiedono un THD e un ripple aumentati rispettivamente del 13% e del 21%. Per cui i confronti seguenti saranno riferiti di nuovo al caso sinusoidale di tipo PD.

5.4 Simulazione con modulazione SFO (tipo PD)

5.4.1 Confronto con $m_a=1$ e $V_{dc}=650V$

In questa prova di simulazione si è posta la variabile MOD , nello script, uguale a b , e si sono mantenute le portanti triangolari in fase tra loro. L'indice di modulazione è pari a 1 per le ampiezze, e a 400 per le frequenze. Ci si riferisce ad una situazione come in Figura 5.16. Tuttavia, questa modulazione trova il suo punto di forza proprio nella possibilità di aumentare l'indice di modulazione, e lavorare nel range $1 < m_a < 1,15$, senza entrare in sovramodulazione, come dimostrato nel paragrafo successivo.




Figura 5.16: Modulazione SFO-PWM con $m_a = 1$. Sono indicate, per un periodo di 20 ms, le due portanti (quella superiore in blu e quella inferiore in verde) e la modulante (in rosso).

La simulazione mostra i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	398	V
E_{ripple}^{RMS}	81,12	V
THD_V	35,3	%

Tabella 5.7: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $m_a=1$).

CORRENTE		
I_L^{RMS}	30,85	A
I_{ripple}^{RMS}	0,0243	A
THD_I	0,0787	%

Tabella 5.8: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $m_a=1$).

Confrontando questi risultati con quelli della modulazione sinusoidale (tipo PD) si nota che le tensioni generate non differiscono. In uscita dall'inverter, infatti, si hanno degli andamenti che sono praticamente uguali (infatti non sono visibilmente apprezzabili delle differenze) a quelli delle tensioni riportate in Figura 5.2, Figura 5.3, Figura 5.4 e Figura 5.5 nel caso della modulazione sinusoidale. Riguardo alla corrente, invece, si notano dei lievissimi miglioramenti nel THD (infatti si passa da 0,111% a 0,0767%, per cui l'effetto è praticamente trascurabile) e nel contenuto in ripple (anche in questo caso però l'effetto è sostanzialmente trascurabile), che viene riportato in Figura 5.17.




Figura 5.17: Andamento della forma d'onda del ripple della corrente di fase (I_a) riferito ad un periodo di 20 ms (Modulazione SFO-PWM-PD, $m_a=1$).

Osservando, in Tabella 5.9, le misure delle correnti medie sui componenti si può affermare che gli IGBT sono mediamente utilizzati come negli altri casi, quindi la sollecitazione di T2 e T3 è ancora alta rispetto agli altri due IGBT.

Per i diodi-clamping, invece, la corrente media risulta inferiore (rispetto la soluzione sinusoidale-PD) di circa il 5%, tuttavia non rappresenta un miglioramento significativo.

CORRENTI MEDIE (sui componenti)		
IGBT 1	9,269	A
IGBT 2	13,31	A
IGBT 3	13,31	A
IGBT 4	9,269	A
D 12	4,043	A
D 12*	4,043	A

Tabella 5.9: Correnti medie sui componenti che costituiscono il ramo A (Modulazione SFO-PWM-PD, $m_a=1$).

Le perdite di conduzione e di commutazione sono elencate nella seguente tabella:

PERDITE DEI COMPONENTI (per ramo)		
<i>Perdite di conduzione</i>		
IGBT 1	21,2	W
IGBT 2	29,16	W
IGBT 3	29,17	W
IGBT 4	21,21	W
D 12	7,419	W
D 12*	7,421	W
P tot	115,6	W
<i>Perdite di commutazione</i>		
IGBT 1	24,34	W
IGBT 2	2,419	W
IGBT 3	2,359	W
IGBT 4	24,4	W
D 12	2,418	W
D 12*	2,424	W
P tot	58,37	W

Tabella 5.10: Perdite di conduzione e di commutazione riferite ai componenti, IGBT e diodi-clamping (Modulazione SFO-PWM-PD, $m_a=1$).

In conclusione, si considera che l'inverter dissipa una potenza pari a 174 W per ramo, ovvero una potenza totale di 521 W, come nella modulazione sinusoidale-PD.

Inoltre, si nota che questa soluzione di modulazione (SFO-PWM con portanti in fase ed indice di modulazione unitario) non riduce significativamente la sollecitazione degli IGBT centrali (T2 e T1') rispetto alla soluzione sinusoidale-PD.

La qualità dell'energia fornita (THD e ripple di tensione e corrente) è pressoché invariata.

5.4.2 Confronto con $m_a=1.15$ e $V_{dc}=560V$

In questa prova di simulazione si desidera utilizzare appieno la modulazione SFO-PWM portando al valore massimo l'indice di modulazione. Per ottenere un confronto a parità di potenza in uscita (stessa valore efficace di corrente e di tensione) si dovrà però ridurre la tensione del bus-dc. Tuttavia, questo si traduce già in un primo vantaggio, in quanto è necessaria una tensione continua minore per ottenere la medesima uscita. L'indice di modulazione di frequenza è pari a 400, come negli altri casi.

La strategia di modulazione è presentata in Figura 5.18.




Figura 5.18: Modulazione SFO-PWM con $m_a = \frac{2}{\sqrt{3}}$. Sono indicate, per un periodo di 20 ms, le due portanti (quella superiore in blu e quella inferiore in verde) e la modulante (in rosso).

La simulazione mostra i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	396	V
E_{ripple}^{RMS}	61,6	V
THD_V	26,94	%

Tabella 5.11: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).

CORRENTE		
I_L^{RMS}	30,69	A
I_{ripple}^{RMS}	0,0259	A
THD_I	0,084	%

Tabella 5.12: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).

I risultati evidenziano che l'uscita, in termini di tensione e corrente efficace è la stessa dei casi precedenti, come si vede in Figura 5.19 e in Figura 5.20.

Si hanno, oltre a ciò, una serie di vantaggi in uscita:

- il *Total Harmonic Distortion* della tensione concatenata è minore (-8,36%)
- il valore efficace del ripple della tensione di fase è minore (-24%)

Il THD della corrente è minore, ma in misura del tutto trascurabile, così come il valore efficace del ripple di corrente.




Figura 5.19: Andamento del valore "istantaneo-medio" delle tensioni di linea in uscita dall'inverter (Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).




Figura 5.20: Andamento del valore “istantaneo-medio” della corrente di linea in uscita dall’inverter
(Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).

Analizziamo ora le correnti medie sui componenti:

CORRENTI MEDIE (sui componenti)		
IGBT 1	10,65	A
IGBT 2	13,15	A
IGBT 3	13,15	A
IGBT 4	10,65	A
D 12	2,507	A
D 12*	2,507	A

Tabella 5.13: Correnti medie sui componenti che costituiscono il ramo A
(Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).

La Tabella 5.13 mette in evidenza una sollecitazione più omogenea dei due interruttori centrali. Risulta, infatti, che sono maggiormente sollecitati del 23,5%. (e non più del 45,6%). Si osserva, tra l’altro, che questa caratteristica è dovuta solo in parte all’abbassamento del valore medio delle correnti di T2 e T1’, poiché il contributo maggiore lo danno gli interruttori T1 e T2’, che aumentano la propria corrente media del 15%.

Le perdite di conduzione e di commutazione sono elencate nella seguente tabella:

PERDITE DEI COMPONENTI (per ramo)		
<i>Perdite di conduzione</i>		
IGBT 1	24,27	W
IGBT 2	28,91	W
IGBT 3	28,92	W
IGBT 4	24,27	W
D 12	4,363	W
D 12*	4,364	W
P tot	115,1	W
<i>Perdite di commutazione</i>		
IGBT 1	20,90	W
IGBT 2	2,077	W
IGBT 3	2,025	W
IGBT 4	20,95	W
D 12	2,078	W
D 12*	2,083	W
P tot	50,11	W

Tabella 5.14: Perdite di conduzione e di commutazione riferite ai componenti, IGBT e diodi-clamping (Modulazione SFO-PWM-PD, $m_a = \frac{2}{\sqrt{3}}$, $V_{dc} = 560$ V).

In conclusione, si considera che l'inverter dissipa una potenza pari a 165 W per ramo, ovvero una potenza totale di 495 W, ossia meno che nella modulazione sinusoidale-PD. Inoltre, si nota che questa soluzione riduce significativamente la sollecitazione degli IGBT centrali (T2 e T1') rispetto alle soluzioni precedenti.

Per di più, la qualità dell'energia fornita in uscita (THD della tensione di linea e ripple della tensione di fase) è migliorata in modo significativo.

5.5 Simulazione con modulazione SFO (tipo POD)

5.5.1 Confronto con $ma=1$ e $V_{dc}=650V$

Di seguito vengono riportati i risultati della simulazione:

TENSIONI		
V_{LL}^{RMS}	398	V
E_{ripple}^{RMS}	120,1	V
THD_V	52,27	%

Tabella 5.15: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-POD, $ma=1$).

CORRENTE		
I_L^{RMS}	30,85	A
I_{ripple}^{RMS}	0.0566	A
THD_I	0.183	%

Tabella 5.16: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $ma=1$).

Come si osserva dal confronto col caso analogo alle portanti in fase, l'effetto delle portanti in opposizione si traduce, anche in questo caso, in un peggioramento della qualità dell'energia.

I risultati di simulazione delle perdite sono identici al caso PD.

In conclusione, questa soluzione non fornisce miglioramenti utili rispetto al caso con portanti in fase.

5.5.2 Confronto con $ma=1.15$ e $V_{dc}=560V$

Di seguito vengono riportati i risultati della simulazione:

TENSIONI		
V_{LL}^{RMS}	396	V
E_{ripple}^{RMS}	73,23	V
THD_V	32,03	%

Tabella 5.17: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-POD, $ma=1$).

CORRENTE		
I_L^{RMS}	30,69	A
I_{ripple}^{RMS}	0.033	A
THD_I	0.1075	%

Tabella 5.18: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione SFO-PWM-PD, $ma=1$).

Anche in questo caso si osserva, dal confronto col caso analogo alle portanti in fase, un peggioramento della qualità dell'energia.

I risultati di simulazione delle perdite sono identici al caso PD.

In conclusione si ha che questa soluzione non fornisce miglioramenti utili rispetto al caso con portanti in fase.

5.6 Simulazione con modulazione FLAT-TOP (tipo PD)

5.6.1 Confronto con $m_a=1$ e $V_{dc}=650V$

In questa prova di simulazione si è posta la variabile MOD , nello script, uguale a c, e il valore del $carrier\ offset$ è pari a 0 per entrambe le portanti (portanti triangolari in fase). L'indice di modulazione è pari a 1 per le ampiezze, e a 400 per le frequenze. Ci si riferisce ad una situazione come in Figura 5.16.




Figura 5.21: Modulazione FLAT-TOP con $m_a = 1$. Sono indicate, per un periodo di 20 ms, le due portanti (quella superiore in blu e quella inferiore in verde) e la modulante (in rosso).

La simulazione mostra i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	397,3	V
E_{ripple}^{RMS}	81,58	V
THD_V	35,5	%

Tabella 5.19: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione FLAT-TOP-PD).

CORRENTE		
I_L^{RMS}	30,79	A
I_{ripple}^{RMS}	0,0897	A
THD_I	0,230	%

Tabella 5.20: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione FLAT-TOP-PD).

I risultati evidenziano che l'uscita, in termini di tensione e corrente efficace è la stessa dei casi precedenti, come si vede in Figura 5.22 e in Figura 5.23.




Figura 5.22: Andamento del valore “istantaneo-medio” delle tensioni di linea in uscita dall’inverter (Modulazione FLAT-TOP-PD).




Figura 5.23: Andamento del valore “istantaneo-medio” della corrente di linea in uscita dall’inverter (Modulazione FLAT-TOP-PD).

Mettendo a confronto la Tabella 5.19 e la Tabella 5.20 con le altre tabelle (riferite ai casi con portanti in fase) si verifica che non ci sono, in questo caso, punti a favore per quanto riguarda la qualità dell'energia (THD e ripple delle tensioni e delle correnti), poiché questa soluzione fornisce tutti valori più elevati, ossia peggiori.

Analizzando le correnti medie, si notano sollecitazioni diverse non solo tra i due IGBT interni rispetto a quelli più esterni, ma anche tra gli stessi due IGBT esterni (T1 e T2'). Inoltre, sono sollecitati in modo profondamente diverso pure i diodi-clamping.

Queste ulteriori dissimmetrie, in termini di sollecitazione, si traducono chiaramente in uno svantaggio, in quanto occorre dimensionare specificamente un numero maggiore di componenti. Di seguito è riportata la tabella coi dati relativi alle correnti medie.

CORRENTI MEDIE (sui componenti)		
IGBT 1	11,3	A
IGBT 2	13,24	A
IGBT 3	13,24	A
IGBT 4	7,20	A
D 12	1,946	A
D 12*	6,039	A

Tabella 5.21: Correnti medie sui componenti che costituiscono il ramo A (Modulazione FLAT-TOP-PD, $m_a=1$).

Le perdite di conduzione e di commutazione sono elencate nella seguente tabella:

PERDITE DEI COMPONENTI (per ramo)		
<i>Perdite di conduzione</i>		
IGBT 1	26,15	W
IGBT 2	29,45	W
IGBT 3	28,65	W
IGBT 4	16,22	W
D 12	3,127	W
D 12*	11,54	W
P tot	115,1	W
<i>Perdite di commutazione</i>		
IGBT 1	5,963	W
IGBT 2	1,741	W
IGBT 3	3,087	W
IGBT 4	23,76	W
D 12	0,5722	W
D 12*	2,366	W
P tot	37,49	W

Tabella 5.22: Perdite di conduzione e di commutazione riferite ai componenti, IGBT e diodi-clamping (Modulazione FLAT-TOP-PD, $m_a=1$).

In Tabella 5.22 si osserva che le perdite di conduzione sono identiche agli altri casi precedenti. Non sono però uguali le potenze dissipate per ciascun componente. In questo caso, infatti, gli interruttori e i diodi-clamping dissipano potenze diverse tra loro. Anche per le perdite di commutazione vale questa caratteristica. L'unico vantaggio dato da questa soluzione è la riduzione delle perdite per switching, che diventano di 37 W.

In conclusione si può affermare che l'inverter dissipa una potenza pari a 153 W per ramo, ovvero una potenza totale di 459 W. Anche se le perdite risultano minori, si ha che la profonda dissimmetria delle sollecitazioni rende questa soluzione poco attraente per un'applicazione concreta; a maggior ragione se si considera che la qualità dell'energia fornita in uscita (THD della tensione di linea e ripple della tensione di fase) non migliora affatto.

5.6.2 Confronto con $m_a=1.15$ e $V_{dc}=560V$

In questa prova di simulazione si è mantenuta la variabile *MOD*, nello script, uguale a *c* e il valore del *carrier-offset* è pari a 0 per entrambe le portanti, mentre l'indice di modulazione è pari a $\frac{2}{\sqrt{3}}$ per le ampiezze, e a 400 per le frequenze.

Le condizioni di riferimento possono essere sintetizzate in Figura 5.24.




Figura 5.24: Modulazione FLAT-TOP con $m_a = \frac{2}{\sqrt{3}}$. Sono indicate, per un periodo di 20 ms, le due portanti (quella superiore in blu e quella inferiore in verde) e la modulante (in rosso).

La simulazione mostra i seguenti risultati:

TENSIONI		
V_{LL}^{RMS}	396	V
E_{ripple}^{RMS}	61,65	V
THD_V	26,97	%

Tabella 5.23: Risultati di simulazione riferiti alle tensioni in uscita dall'inverter a 3 livelli (Modulazione FLAT-TOP-PD, $m_a = \frac{2}{\sqrt{3}}$, Vdc=560V).

CORRENTE		
I_L^{RMS}	30,69	A
I_{ripple}^{RMS}	0,0332	A
THD_I	0,110	%

Tabella 5.24: Risultati di simulazione riferiti alla corrente in uscita dall'inverter a 3 livelli (Modulazione FLAT-TOP-PD, $m_a = \frac{2}{\sqrt{3}}$, Vdc=560V).

PERDITE DEI COMPONENTI (per ramo)		
<i>Perdite di conduzione</i>		
IGBT 1	25,51	W
IGBT 2	28,93	W
IGBT 3	28,94	W
IGBT 4	22,98	W
D 12	3,234	W
D 12*	5,493	W
P tot	115	W
<i>Perdite di commutazione</i>		
IGBT 1	4,479	W
IGBT 2	2,087	W
IGBT 3	2,008	W
IGBT 4	21,02	W
D 12	0,4317	W
D 12*	2,09	W
P tot	32,12	W

Tabella 5.25: Perdite di conduzione e di commutazione riferite ai componenti, IGBT e diodi-clamping (Modulazione FLAT-TOP-PD, $m_a = \frac{2}{\sqrt{3}}$, Vdc=560V).

Confrontando le tabelle precedenti con quelle relative alla soluzione SFO-PWM-PD ($m_a = \frac{2}{\sqrt{3}}$ e $V_{dc}=560V$), si verifica che le tensioni sono perfettamente paragonabili, mentre le correnti presentano qualche piccola differenza in relazione al THD e al ripple, ma si possono considerare di entità trascurabile.

Le perdite di conduzione sono 115 W (per ramo) in entrambi i casi, mentre quelle di commutazione sono inferiori del 36% in questo caso. Le perdite totali per ramo, invece, sono minori dell'11%.

Per quanto riguarda le correnti medie sui componenti si osserva che è ancora presente la sollecitazione maggiore per gli IGBT centrali, ed esiste anche una diversa sollecitazione tra l'IGBT d'estremo superiore (IGBT1) e l'IGBT d'estremo inferiore (IGBT4). Tuttavia, il componente più sollecitato è il diodo-clamping inferiore (D12*) che deve sopportare una corrente media superiore del 55% rispetto il diodo-clamping superiore.

5.7 Simulazione con modulazione FLAT-TOP (tipo POD)

La variante della modulazione FLAT-TOP con portanti in opposizione di fase non rappresenta certo una soluzione interessante ai fini di un confronto con le tecniche che prevedono portanti in fase (PD). Infatti, si può affermare che per la tipologia *diode-clamped* la soluzione migliore (in termini di qualità dell'energia in uscita) per l'utilizzo della tecnica *Multi-Carrier PWM*, è costituita da portanti in fase.

Capitolo 6

Conclusioni

6.1 Considerazioni finali

L'attività svolta nella tesi ha consentito di confrontare alcune tecniche di modulazione per inverter multilivello a 3 livelli nella tipologia diode-clamped.

Le simulazioni mostrano che l'impiego di portanti in opposizione di fase comporta un peggioramento della qualità della tensione in uscita, praticamente per tutte le tecniche di modulazione esaminate, e di conseguenza anche un aumento della distorsione della corrente di carico.

Per quanto riguarda le perdite di conversione associate alle tecniche di modulazione considerate, qualora l'indice di modulazione sia unitario, la modulazione sinusoidale e la modulazione SFO comportano sostanzialmente le stesse perdite ma quest'ultima presenta una migliore qualità della corrente di carico. Inoltre, consente di sfruttare al meglio la tensione del bus DC, in quanto la tensione concatenata in uscita è sino al 15% maggiore rispetto al caso della modulazione sinusoidale.

Una sostanziale riduzione delle perdite di commutazione, pari a circa il 40%, si ottiene utilizzando la modulazione FLAT-TOP, mentre la riduzione delle perdite complessive ammonta a circa il 12-13%. Tuttavia questa tecnica di modulazione presenta l'inconveniente di essere dissimetrica nel periodo e di conseguenza non risulta immediato ipotizzare la distribuzione media delle correnti tra gli interruttori. Nel caso

considerato l'impiego di questa tecnica ha comportato un aumento della corrente dell'interruttore superiore di ciascun ramo (IGBT1), rendendo più omogenea la distribuzione media di corrente tra gli IGBT 1, 2 e 3, mentre l'IGBT4 nelle condizione di prova è risultato il meno sollecitato. Inoltre anche la sollecitazione dei diodi di clamp è risultata diseguale. Questa tecnica infine presenta peggiori prestazioni in termini di THD delle correnti di carico in confronto alle altre tecniche considerate.

Qualora l'indice di modulazione sia pari a 1.15 per le tecniche SFO e FLAT-TOP, assumendo nel contempo una tensione di bus-dc ridotta in misura corrispondente, in modo da mantenere inalterata la tensione applicata al carico, si riscontra che la modulazione SFO consente una leggera riduzione delle perdite rispetto alla modulazione sinusoidale, pari a circa il 5% e un miglioramento di circa il 24% del THD delle correnti di carico, mentre la FLAT-TOP consente una riduzione delle perdite pari a circa il 15%, ma senza variazioni apprezzabili nel THD delle correnti di carico.

ALLEGATO 1

		TENSIONI			CORRENTI			
		V_{LL}^{RMS} [V]	E_{ripple}^{RMS} [V]	$THD_V\%$	I_L^{RMS} [A]	I_{ripple}^{RMS} [A]	$THD_I\%$	
SIN.	PD	398	81,11	35,3	30,85	0,0345	0,111	
	POD	398	91,77	39,9	30,85	0,0417	0,135	
S.F.O.	PD	<i>ma=1</i> <i>Vdc=650V</i>	398	81,12	35,3	30,85	0,0243	0,0787
		<i>ma=1.15</i> <i>Vdc=560V</i>	396	61,6	26,94	30,69	0,0259	0,0844
	POD	<i>ma=1</i> <i>Vdc=650V</i>	398	120,1	52,27	30,85	0,0566	0,183
		<i>ma=1.15</i> <i>Vdc=560V</i>	396	73,23	32,03	30,69	0,033	0,1075
FLAT	PD	<i>ma=1</i> <i>Vdc=650V</i>	397	81,58	35,55	30,79	0,0897	0,230
		<i>ma=1.15</i> <i>Vdc=560V</i>	396	61,65	26,97	30,69	0,0332	0,11

Tabella A1: Risultati di simulazione dell'inverter trifase diode-clamped a tre livelli. Per ogni prova di simulazione vengono riportati i seguenti dati: valore efficace della tensione concatenata in uscita e del ripple della tensione di fase del carico, THD della tensione concatenata, valore efficace della corrente di carico e del ripple, THD della corrente di fase.

		CORRENTI MEDIE [A]						
		IGBT1	IGBT2	IGBT3	IGBT4	D12	D12*	
SIN.	<i>PD</i>	9,269	13,5	13,5	9,269	4,234	4,234	
	<i>POD</i>	9,269	13,5	13,5	9,269	4,234	4,234	
S.F.O.	<i>PD</i>	<i>ma=1</i> <i>Vdc=650V</i>	9,269	13,31	13,31	9,269	4,043	4,043
		<i>ma=1.15</i> <i>Vdc=560V</i>	10,65	13,15	13,15	10,65	2,507	2,507
	<i>POD</i>	<i>ma=1</i> <i>Vdc=650V</i>	9,269	13,31	13,31	9,269	4,043	4,043
		<i>ma=1.15</i> <i>Vdc=560V</i>	10,65	13,15	13,15	10,65	2,507	2,507
FLAT	<i>PD</i>	<i>ma=1</i> <i>Vdc=650V</i>	11,3	13,24	13,24	7,20	1,946	6,039
		<i>ma=1.15</i> <i>Vdc=560V</i>	11,19	13,15	13,15	10,1	1,962	3,052


Tabella A2: Risultati di simulazione dell'inverter trifase diode-clamped a tre livelli. Per ogni prova di simulazione vengono riportati i valori della corrente media sui seguenti componenti: IGBT1, IGBT2, IGBT3, IGBT4, D12, D12*.

		PERDITE di CONDUZIONE [W]							PERDITE di COMMUTAZIONE [W]							P _{tot}	
		IGBT 1	IGBT 2	IGBT 3	IGBT 4	D12	D12*	tot	IGBT 1	IGBT 2	IGBT 3	IGBT 4	D12	D12*	tot		
SIN.	<i>PD</i>	20,91	29,16	29,18	20,92	7,693	7,695	115,6	24,34	2,414	2,355	24,4	2,419	2,424	58,35	174	
	<i>POD</i>	20,91	29,16	29,18	20,92	7,693	7,694	115,6	24,34	2,414	2,355	24,4	2,419	2,424	58,35	174	
S.F.O.	<i>P</i>	<i>ma=1</i> <i>V_{dc}=650V</i>	21,2	29,16	29,17	21,21	7,419	7,421	115,6	24,34	2,419	2,359	24,4	2,418	2,424	58,37	174
		<i>ma=1.15</i> <i>V_{dc}=560V</i>	24,27	28,91	28,92	24,27	4,363	4,365	115,1	20,9	2,077	2,025	20,95	2,078	2,083	50,11	165
	<i>D</i>	<i>ma=1</i> <i>V_{dc}=650V</i>	21,2	29,16	29,17	21,11	7,419	7,421	115,6	24,34	2,485	2,361	24,47	2,416	2,418	58,49	174
		<i>ma=1.15</i> <i>V_{dc}=560V</i>	24,27	28,91	28,92	24,27	4,364	4,364	115,1	20,9	2,131	2,025	21,01	2,078	2,088	50,23	165
FLAT	<i>P</i>	<i>ma=1</i> <i>V_{dc}=650V</i>	26,15	29,45	28,65	16,22	3,127	11,54	115,1	5,963	1,741	3,087	23,76	0,572	2,366	37,49	152
		<i>ma=1.15</i> <i>V_{dc}=560V</i>	25,51	28,93	28,84	22,98	3,234	5,493	115,1	4,479	2,087	2,008	21,02	0,432	2,09	32,12	147

Tabella A3: Risultati di simulazione per l'inverter trifase diode-clamped a tre livelli. Per ogni prova di simulazione vengono riportati i valori delle perdite di conduzione e di commutazione sul dispositivo: IGBT1, IGBT2, IGBT3, IGBT4, D12, D12*.

ALLEGATO 2

SK30MLI066



SEMITOP® 3

IGBT Module

SK30MLI066

Target Data

Features

- Compact design
- One screw mounting
- Heat transfer and isolation through direct copper bonded aluminium oxide ceramic (DCB)
- Trench IGBT technology

Absolute Maximum Ratings		$T_s = 25\text{ °C}$, unless otherwise specified	
Symbol	Conditions	Values	Units
IGBT			
V_{CES}	$T_j = 25\text{ °C}$	600	V
I_C	$T_j = 175\text{ °C}$	$T_s = 25\text{ °C}$	38
		$T_s = 70\text{ °C}$	31
I_{CRM}	$I_{CRM} = 2 \times I_{Cnom}$	60	A
V_{GES}		± 20	V
t_{psc}	$V_{CC} = 360\text{ V}$; $V_{GE} \leq 20\text{ V}$; $T_j = 125\text{ °C}$ $V_{CES} < 600\text{ V}$	6	μs
Inverse Diode			
I_F	$T_j = 175\text{ °C}$	$T_s = 25\text{ °C}$	36
		$T_s = 70\text{ °C}$	28
I_{FRM}	$I_{FRM} = 2 \times I_{Fnom}$	60	A
I_{FSM}	$t_p = 10\text{ ms}$; half sine wave $T_j = 150\text{ °C}$	160	A
Freewheeling Diode			
I_F	$T_j = 175\text{ °C}$	$T_s = 25\text{ °C}$	36
		$T_s = 70\text{ °C}$	28
I_{FRM}	$I_{FRM} = 2 \times I_{Fnom}$	60	A
I_{FSM}	$t_p = 10\text{ ms}$; half sine wave $T_j = 150\text{ °C}$	160	A
Module			
$I_{(RMS)}$			A
T_{vj}		-40 ... +150	$^{\circ}\text{C}$
T_{stg}		-40 ... +125	$^{\circ}\text{C}$
V_{isol}	AC, 1 min.	2500	V


- CAL technology FWD

Typical Applications

- 3 Level Inverter
- UPS

Remarks


- $V_{isol} = 3000\text{V AC}$, 1s, 50Hz
- Dynamic measure: DUT= IGBT (Gate pin 1) and Neutral Clamp Diode (Kathode pin 16) as free-wheeling diode



MLI

Characteristics		$T_s = 25\text{ °C}$, unless otherwise specified			
Symbol	Conditions	min.	typ.	max.	Units
IGBT					
$V_{GE(th)}$	$V_{GE} = V_{CE}$, $I_C = 0,43\text{ mA}$	5	5,8	6,5	V
I_{CES}	$V_{GE} = 0\text{ V}$, $V_{CE} = V_{CES}$ $T_j = 25\text{ °C}$			0,0016	mA
I_{GES}	$V_{CE} = 0\text{ V}$, $V_{GE} = 20\text{ V}$ $T_j = 25\text{ °C}$			300	nA
V_{CE0}		$T_j = 25\text{ °C}$	0,9	1,1	V
		$T_j = 150\text{ °C}$	0,8	1	V
r_{CE}	$V_{GE} = 15\text{ V}$	$T_j = 25\text{ °C}$	18		$\text{m}\Omega$
		$T_j = 150\text{ °C}$	27		$\text{m}\Omega$
$V_{CE(sat)}$	$I_{Cnom} = 30\text{ A}$, $V_{GE} = 15\text{ V}$	$T_j = 25\text{ °C}_{chiplev.}$	1,45		V
		$T_j = 150\text{ °C}_{chiplev.}$	1,65		V
C_{res}	$V_{CE} = 25$, $V_{GE} = 0\text{ V}$ $f = 1\text{ MHz}$		1,63		nF
C_{oes}			0,18		nF
C_{res}			0,05		nF
$t_{d(on)}$	$R_{Gon} = 12\ \Omega$	$V_{CC} = 300\text{V}$ $I_C = 30\text{A}$	0,55		ns
t_r					ns
E_{on}					mJ
$t_{d(off)}$	$R_{Goff} = 12\ \Omega$	$T_j = 150\text{ °C}$ $V_{GE} = -7/+15\text{ V}$			ns
t_t					ns
E_{off}				1,15	mJ
$R_{th(j-s)}$	per IGBT		1,8		K/W

SK30MLI066



SEMITOR® 3

IGBT Module

SK30MLI066

Target Data

Features

- Compact design
- One screw mounting
- Heat transfer and isolation through direct copper bonded aluminium oxide ceramic (DCB)
- Trench IGBT technology
- CAL technology FWD

Typical Applications

- 3 Level Inverter
- UPS

Remarks

- $V_{isol} = 3000V$ AC, 1s, 50Hz
- Dynamic measure: DUT= IGBT (Gate pin 1) and Neutral Clamp Diode (Kathode pin 16) as free-wheeling diode








MLI

Characteristics						
Symbol	Conditions		min.	typ.	max.	Units
Inverse Diode (Antiparallel Diode)						
$V_F = V_{EC}$	$I_{Fnom} = 30 A$; $V_{GE} = 0 V$	$T_j = 25 ^\circ C_{chiplev.}$		1,5		V
		$T_j = 150 ^\circ C_{chiplev.}$		1,5		V
V_{FO}		$T_j = 25 ^\circ C$		1		V
		$T_j = 150 ^\circ C$		0,9		V
r_F		$T_j = 25 ^\circ C$		16,7		mΩ
		$T_j = 150 ^\circ C$		20		mΩ
I_{RRM}	$I_F = 30 A$	$T_j = 150 ^\circ C$				A
Q_{tr}	$di/dt = -950 A/\mu s$					μC
E_{tr}	$V_R = 300V$			0,33		mJ
$R_{th(j-s)D}$	per diode			2,3		K/W
Freewheeling Diode (Neutral Clamp diode)						
$V_F = V_{EC}$	$I_{Fnom} = 30 A$; $V_{GE} = 0 V$	$T_j = 25 ^\circ C_{chiplev.}$		1,5		V
		$T_j = 150 ^\circ C_{chiplev.}$		1,5		V
V_{FO}		$T_j = 25 ^\circ C$		1		V
		$T_j = 150 ^\circ C$		0,9		V
r_F		$T_j = 25 ^\circ C$		16,7		V
		$T_j = 150 ^\circ C$		20		V
I_{RRM}	$I_F = 30 A$	$T_j = 150 ^\circ C$				A
Q_{tr}	$di/dt = -950 A/\mu s$					μC
E_{tr}	$V_R = 300V$			0,53		mJ
$R_{th(j-s)FD}$	per diode			2,3		K/W
M_s	to heat sink		2,25		2,5	Nm
w				30		g




This is an electrostatic discharge sensitive device (ESDS), international standard IEC 60747-1, Chapter IX.

This technical information specifies semiconductor devices but promises no characteristics. No warranty or guarantee expressed or implied is made regarding delivery, performance or suitability.

SK30MLI066




SK30MLI066




SK30MLI066

UL recognized

file no. E 63 532



Case T 76 (Suggested hole diameter, in the PCB, for solder pins and plastic mounting pins: 2mm)



Case T 76

MLI

BIBLIOGRAFIA

- [1] Adrian Schhiop, Viorel Popescu, Daniel Trip, “*A Control Scheme for Three Level Inverter*”, IEEE Transaction on Power Electronics, 2005.
- [2] Jürgen K. Steinke, “*Switching Frequency Optimal PWM Control of a Three-Level Inverter*”, IEEE Transaction on Power Electronics, vol. 7, No. 3, July 1992.
- [3] B.P. McGrath, D.G. Holmes, “*A Comparison of Multicarrier PWM Strategies for Cascaded and Neutral Point Clamped Multilevel Inverters*”, IEEE Transaction on Power Electronics, 2000.
- [4] P. Boonchiam, N. Mithulananthan, “*Diode-clamped Multilevel Voltage Source Converter for Medium Dynamic Voltage Restore*”, IEEE.
- [5] Muhammad. H. Rashid, “*Power Electronics handbook*”, 2006, pp. 264-270, 615-618.
- [6] Muhammad. H. Rashid, “*Power Electronics handbook*”, second edition, 2006, pp. 452-463,
- [7] Bimal K. Bose, “*Modern Power Electronics and AC Drivers*”, Prentice Hall, 2002, pp. 240-245.
- [8] Bartlomiej Kaminski, Wlodzimierz Koczara, Nazar Al-Khayat, “*A three level inverter concept for low voltage applications*”, IEEE.
- [9] Beyond Potroleum(BP) , “*Primary energy consumption*”, disponibile in rete:
<http://www.bp.com/sectiongenericarticle.do>.
- [10] Plexim, “*User Manual, version 2.1*”, disponibile in rete:
<http://www.plexim.com/files/plecsmanual.pdf>.
- [11] Semikron, “*SK30MLI066's pdf datasheet*”, disponibile in rete:
<http://www.datasheetdir.com/SK30MLI066+IGBT-Modules>.

RINGRAZIAMENTI

Un ringraziamento speciale va senza dubbio a mia madre e a mio padre
che mi hanno sostenuto in questi anni di impegno,
grazie anche ai loro sacrifici pieni dell'amore che solo una famiglia sa dare.

A Chiara, che mi è stata accanto in questi anni
e che mi ha sempre aiutato a credere nei miei obiettivi.

Un sincero grazie per la loro vicinanza lo voglio dire a tutti gli amici,
compresi quelli di università, in particolare a Massimo, a Francesco e a Luana,
coi quali ho avuto la gioia di condividere ottimi momenti,
sia di studio che di piacere.

All'ing. L.Zarri per la sua collaborazione attenta
e interessata nella realizzazione di questa tesi,
e per la sua preziosa disponibilità.

Al termine di questo percorso di studi desidero rivolgere il mio personale
ringraziamento a tutte quelle persone che hanno, anche nel loro piccolo,
contribuito finora a formare la mia crescita, culturale ed umana.
Poiché il loro numero è considerevole preferisco non citarle espressamente,
ma stringerle con affetto a me.

GRAZIE.

