ALMA MATER STUDIORUM UNIVERSITÀ DI BOLOGNA SEDE DI CESENA

Scuola di Ingegneria ed Architettura Corso di Laurea in Ingegneria Elettronica e Telecomunicazioni per l'Energia

SELEZIONE AUTOMATICA DI RETTIFICATORI SIMO A RF MEDIANTE AUTO-POLARIZZAZIONE DI HEMT

Elaborato in Sistemi a RF Energeticamente Autonomi LM

Tesi di Laurea di: SIMONE TROVARELLO Relatore: Chiar.ma Prof.ssa Ing. ALESSANDRA COSTANZO *Correlatore*: Dott. Ing. GIACOMO PAOLINI

SESSIONE II ANNO ACCADEMICO 2019-2020

PAROLE CHIAVE

Energy Harvesting Rectenne HEMT Simulazione non lineare ADS

Indice

1	Sviluppo di un sistema multi-rettificatore a singolo input ed output multiplo			
2	Progetto di switch low-power a HEMT			9
	2.1	Fenon	neno di autopolarizzazione	10
	2.2	Design	n degli switch a RF	24
	2.3	Proge	tto degli switch per i rami di uscita DC dei rettificatori .	26
	2.4	Design	n dei voltage limiter	28
3	Progetto di singoli rettificatori in diversi range di potenza			
	3.1	Simul	azione tramite Harmonic Balance	32
		3.1.1	Criterio di progetto del sistema	33
	3.2	Criter	io di scelta dei diodi	34
		3.2.1	Analisi package 079LF diodi Skyworks	36
	3.3	Rettif	icatore low-power	36
	3.4	Rettif	icatore medium-power	42
	3.5	Rettif	icatore high-power	47
4	Pro	getto	del sistema a stella di rettificatori	51
	4.1	Perfor	nance del sistema con componenti ideali	51
	4.2	Perfor	nance del sistema con componenti reali	55
	4.3	Versic	one finale del sistema	59
		4.3.1	Range di potenza in ingresso da -20 a -2 dBm $~\ldots$.	61
		4.3.2	Range di potenza in ingresso da -2 a 9 d B m $\ .\ .\ .$.	61
		4.3.3	Range di potenza in ingresso da 9 a 20 dBm $\ldots\ldots\ldots$	62
		4.3.4	Perfomance del sistema finale	65
		4.3.5	Analisi dipendenza delle perfomance dal valore di l 10 $$.	71
	4.4	Simul	azione Envelope sistema finale	74
		4.4.1	Transizione da secondo a primo stadio	75
		4.4.2	Transizione da terzo a primo stadio	77
		4.4.3	Transizione da terzo a secondo stadio	79

vi	INDICE	
5 Design del layout	85	
Elenco Figure	92	
Bibliografia	95	

Introduzione

L'utilizzo di energia a radiofrequenze nel campo dell'energy harvesting ha stimolato molto interesse negli ultimi anni grazie ai bassi costi ed alla facilità di produzione.

In generale, la maggior parte dei dispositivi elettronici vengono polarizzati da batterie. Questo tipo di configurazione implica dei costi aggiuntivi dovuti all'accumulatore, alle dimensioni maggiori per alloggiare quest' ultimo ed ad una manutenzione regolare per il corretto funzionamento del dispositivo. L'energy harvesting a RF si propone quindi come soluzione a questa serie di problematiche mediante la conversione di energia a RF in DC ricevuta attraverso il link wireless.

Solitamente i sistemi di rettificazione a RF sono composti da una singola rectenna, i cui parametri sono ottimizzati tramite metodi CAD basati su harmonic balance e presentano performance ottimali solo per un determinato range di potenze in ingresso. Di conseguenza questi semplici sistemi di energy harvesting a RF sono efficaci quando il valore di potenza rilevato al ricevitore è pressochè costante o all'interno di un range limitato.

In alcuni ambienti però, come ad esempio quello outdoor, la potenza all'antenna ricevente non è costante ma dipende da fattori come la distanza dal trasmettitore o l'ambiente circostante. Diventa quindi fondamentale in questi casi utilizzare dei sistemi di rettificazione ad ampio range dinamico, in modo tale da poter sfruttare l'harvesting indistintamente dalla situazione in cui il circuito è costretto a lavorare.

Esistono già alcuni sistemi che sfruttano da uno a due rettificatori per aumentare il range di funzionamento della rectenna [6][7]. Questi utilizzano il cambio di adattamento di impedenza fra uno stadio di potenza e l'altro per indirizzare il flusso di potenza nel ramo più adeguato al valore di potenza in ingresso.

Le topologie viste fin'ora non garantiscono però il perfetto disaccoppiamento fra uno stadio di potenza e l'altro e molte volte necessitano di un controllo esterno (e quindi di potenza aggiuntiva)per poter effetturare lo switching fra i rami del sistema. Nel presente elaborato viene proposto un sistema di rettificazione a RF a tre rami in grado di coprire un range di 40 dB di potenza in ingresso, da -20 a +20 dBm , garantendo il massimo isolamento possibile fra uno stadio e l'altro e la totale autonomia del circuito nell'indirizzamento del flusso di potenza nel ramo più adatto.

I punti chiave su cui si è basata la progettazione del sistema proposto sono il fenomeno di *autopolarizzazione* degli HEMT e l'*adattamento selettivo* dei singoli rami di rettificazione. In particolare il primo fenomeno permette l'attivazione di un ramo anche senza la presenza di una polarizzazione positiva dei dispositivi FET (il fenomeno verrà poi trattato nello specifico nel capitolo 2). L'adattamento selettivo dei rami di rettificazione collabora con il principio di autopolarizzazione per favorire solo uno dei tre stadi durante un certo range di potenza, lasciando in stato OFF i restanti due.

Capitolo 1

Sviluppo di un sistema multi-rettificatore a singolo input ed output multiplo



Figura 1.1: Schema a blocchi del circuito proposto

Sviluppo di un sistema multi-rettificatore a singolo input ed output multiplo

In questo capitolo viene proposto uno schema di principio di un sistema di rettificatori selezionabili in maniera automatica, senza bisogno di un controllo esterno, a seconda della potenza disponibile all'uscita dell'antenna. Questa soluzione risulta particolarmente interessante per una vasta gamma di applicazioni che sfruttano l'energizzazione a distanza di dispositivi wireless perchè, come si descriverà in seguito, permette di sfruttare tutta l'energia disponibile, per sostenere il funzionamento del dispositivo wireless stesso, eliminando completamente i consumi dovuti alla logica di controllo, presente in altre soluzioni.

La figura 1.1 mostra lo schema di principio proposto in questa tesi, che consiste in un sistema di rettificatori a stella pensati perchè funzionino in mutua esclusione, in funzione di opportuni range di potenza per i quali vengono progettati ed ottimizzati.

In questa versione sono presenti tre rami ma la topologia scelta è espandibile in maniera modulare. Partendo dall'alto si può osservare lo stadio a basse potenze (da -20 fino a -2dBm), quello per potenze medie (da 2 a 9 dBm) ed infine nell'estremità bassa il ramo per le potenze più alte (da 9 a 20 dBm).

La selezione del ramo opportuno avviene mediante un sistema di switch, che verrà descritto nel dettaglio in seguito, comandati a due a due in maniera sincrona: uno lungo il percorso a RF del ramo sucessivo, l'altro all'uscita DC del rettificatore. L'aspetto innovativo del presente lavoro consiste nel permettere il funzionamento di tali switch in maniera automatica senza la necessità di una logica di controllo, e dei relativi consumi, da questa richiesti. Infatti gli switch sono progettati mediante l'impiego di HEMT e sfruttano il fenomeno dell'autopolarizzazione dovuto al loro funzionamento nonlineare.

Osservando la fig. 1.1 è possibile inoltre notare la presenza di due circuiti di retroazione, composti da due voltage limiter che attuano l'autopolarizzazione degli HEMT.

Gli HEMT a RF hanno il compito di isolare il ramo a cui appartengono dal resto sistema, nel caso in cui il valore di potenza in ingresso non sia compatibile con lo stadio in questione; viceversa devono creare un percorso il più conduttivo possibile verso il circuito di rettificazione nel caso in cui il valore di potenza sia adeguato al ramo a cui sono collegati.

Gli switch in DC posizionati in parallelo alle uscite del primo e secondo stadio vengono invece utilizzati per disaccoppiare gli stadi a cui essi sono collegati, quando questi ultimi non devono essere in funzione, perchè rendono il carico del rettificatore sfavorevole.

Come detto precendentemente, esistono già varie topologie che si propongono come soluzioni alla tematica del *dynamic range input*. Il sistema mostrato in [6] propone un sistema a due stadi, low-power e high-power rispettivamente, in grado di indirizzare il flusso di potenza in ingresso nel ramo più adatto in

4

base al design delle impedenze del rettificatore. Attraverso una ottimizzazione delle due Z, realizzata in modo tale da scambiarsi l'una con l'altra, la potenza in ingresso viene distribuita automaticamente nei due rettificatori a seconda del valore di potenza ricevuto. Come mostrato in fig. 1.2 entrambi



Figura 1.2: Schema proposto in [6]



Figura 1.3: Andamento delle Zin desiderato in [6]

gli stadi sono costituiti da una linea di trasmissione di ingresso collegamente alla porta a RF, da un rettificatore half-wave ed una microstricia posta fra massa e l'anodo del diodo per cancellare la parte immaginaria di quest ultimo. Lo scambio desiderato fra le impedenze di ingresso è mostrato invece in fig. 1.3.

Osservando figura 1.4, in cui viene mostrata la curva prestazionale ottenuta in [6] si nota come la PCE totale dell'array valga circa il 30% a -10 dBm con un picco dell'80% a 17 dBm. Questo sistema oltre a offire un range dinamico inferiore a quello proposto in questa tesi, presenta basse prestazioni per bassi valori di potenza (circa il 30%). Soluzione similare viene adottata in [7], dove anche qui viene sfruttata la dipendenza delle impedenze in ingresso, nello speficifico delle conduttanze, dalla potenza a RF per indirizzare il flusso di



Figura 1.4: Curva prestazionale ottenuta in [6]

corrente sul ramo di rettificazione più adatto. In fig. 1.5 viene mostrato lo schema di principio del sistema proposto in [7]. Come in [6], i due stadi sono



Figura 1.5: Sistema proposto in [7]

direttamente collegati all'ingresso RF. Diversa è però l'uscita del sistema. Quest'ultima infatti non è composta da due carichi resistivi come nel lavoro precedente, ma bensì da una uscita a tensione costante a cui è posto un chocke per eliminare le componenti a RF residue. In figura 1.6 viene mostrato l'andamento desiderato delle conduttanze dove G0 è pari alla conduttanza del generatore a RF. Lo scopo del sistema è quello di avere una somma delle due conduttanze di ingresso dei due stadi sempre pari a G0; in particolare durante lo stadio low-power la conduttanza del primo rettificatore dovrà essere pari a quella di ingresso mentre quella del secondo dovrà essere 0, con una conseguente impedenza infinita. Quando la potenza sale il primo ramo non viene disattivato ma rimane nel valore di conduttanza di massima efficienza mentre G2 passa da 0 ad anche lei al valore di massimo rendimento. In questo modo per valori di potenza alti entrambi i rettificatori sono attivi,



Figura 1.6: Andamento delle conduttanze desiderato in [7]

al fine del raggiungimento della massima PCE. Osservando fig. 1.7 è possibile



Figura 1.7: Prestazioni del sistema [7]

notare le prestazioni del sistema. In particolare il sistema completo offre una efficienza maggiore del 50% solo fra -5 e 15 dBm con un decremento molto marcato per potenze al di sotto dei -5 dBm. Inoltre osservando il parametro S11 si può notare come questo non sia mai superiore ai -10 dB in tutto il range di funzionamento del sistema.

Il sistema proposto in questa tesi vuole proporre una soluzione a più ampio range di potenza ingresso rispetto a quanto visto in [6] e [7] e che migliori l'adattamento selettivo dei singoli stadi, in funzione della potenza in ingresso.

Capitolo 2

Progetto di switch low-power a HEMT

Nel campo delle radio-frequenze vengono ampiamente utilizzati switch in configurazione SPDT (*Single Pole Double Throw*), i quali consistono nell'aggregazione di FET disposti in parallelo e serie. Questo tipo di dispositivi garantiscono un'ottimo isolamento fra le porte del circuito e una bassa *insertion loss* ma necessitano di un controllo esterno per il loro funzionamento [1] [2].

La caratteristica principale del circuito presentato in questo elaborato è la capacità di gestire autonomamente la potenza in ingresso ed indirizzarla nel ramo più adatto, il tutto senza nessun controllo esterno e gli HEMT si rivelano dispositivi particolarmenti adatti a questo tipo di funzione. Questi trovano interessanti applicazioni nel campo delle radio frequenze. Sono infatti dispositivi caratterizzati da un alto guadagno ed ottime performance di rumore.

Si tratta essenzialmente di transistor ad *effetto di campo* che incorporano una giunzione tra due materiali con diversi bandgap. Si tratta quindi di una *eterogiunzione*, invece che una tradizionale regione drogata come accade nei MOSFET.

Gli HEMT vengono utilizzati ampiamente nella realizzazione di amplificatori a piccoli segnali (LNA) e di potenza, di mixer od oscillatori e supportano ampi range di frequenze (fino a 100 GHz).

Tutte queste caratteristiche li portano ad essere adatti nel campo dell' *Ener*gy Harvesting, delle telecomunicazioni cellulari, dei radar e di tutte quelle applicazioni che richiedono alte frequenze ed un basso rumore.

In particolare in questo elaborato si tratterà l'utilizzo di un dispositivo facente parte alla categoria dei pHEMT, ovvero Pseudomorphic High Electron Mobility Transistor. Questi sono ampiamente utilizzati nelle comunicazioni wireless ed in particolare per gli amplificatori di potenza (PA) perchè offrono una *high power added efficiency* e prestazioni eccellenti per quanto riguarda il rumore.

Per lo sviluppo del circuito proposto in questo elaborato si è utilizzato il dispositivo ATF-54143, un pHEMT in grado di lavorare nel range di frequenze fra 450MHz e 6GHz. Il dispositivo scelto è inoltre facente parte della famiglia degli HEMT ad *Enhancement*. In questo tipo di transistor il canale fra drain e source non esiste quango la tensione di gate è negativa o nulla e viene indotto oltre una tensione di gate di soglia positiva. Ciò a differenza degli HEMT a *Depletion* i quali presentano un canale conduttivo a partire da tensioni di gate negative e superiori alla tensione di pinch-off fino a valori debolmente positivi che mandano in conduzione la giunzione di gate stessa. La scelta di un dispositivo ad arricchimento è stata dettata dalla struttura del circuito, cioè dalla necessità di non dover disporre di circuiti di polarizzazione esterni e poter quindi utilizzate il pHEMPT anche in condizioni cosidette di *floating gate*, dato il carattere completamente passivo richiesto

ai rettificatori per energy harvesting.

2.1 Fenomeno di autopolarizzazione

Alla base del funzionamento del circuito mostrato in questo elaborato vi è lo sfruttamento del fenomeno di autopolarizzazione.

Di norma, in uno switch controllato in tensione, se la differenza di potenziale ai capi del gate e source è inferiore a quella di soglia il transistor si comporta come un circuito aperto o come un cortocircuito se questa è invece superiore. In regime di grandi segnali a radiofrequenza è presente un fenomeno di autopolarizzazione tale per cui anche se la tensione continua applicata al gate è inferiore a quella di *threshold* la generazione di armoniche superiore, ed in particolare di quelle pari è tale da produrre una componente continua anche in assenza del circuito di polarizzazione, rendendo così possibile un percorso conduttivo fra drain e source.

Questo permette ad una piccola corrente a radio-frequenza di fluire attraverso lo switch e di cominciare ad alimentare il rettificatore e di conseguenza anche la rete di retroazione (la quale verrà trattata successivamente) che mantiene lo switch acceso per tutta la durata dello stadio.

Come buona parte dei dispositivi ad arsenuro di gallio (GaAs), anche l'ATF-54143 può essere rappresentato mediante un circuito equivalente per grandi segnali al fine di essere utilizzato all'interno di un simulatore non-linear, come ad esempio ADS della Keysight. Un modello molto popolare è quello di Curitce[3], il cui schematico è mostrato in fig. 2.1. Questo è composto prin-



Figura 2.1: Modello di Curtice per FET ad GaAs [3]

cipalmente da un generatore nonlineare di corrente controllato in tensione, che rappresenta la corrente nonlineare tra drain e source, tre capacità nonlineari che rappresentano gli accumuli di carica nelle giunzioni gate-source, drain source e gate-drain fra gli elettrodi ed è infatti proprio la capacità nonlineare fra gate e drain a provocare l'effetto di auto-polarizzazione, a causa del segnale a radiofrequenza presente sul drain. Inoltre è previsto il diodo di clamping fra gate e source.

Dapprima è stata fatta un'analisi nonlineare del dispositivo mediante ADS per verificare il modello e gli andamenti delle principali grandezze descritte sopra e per quantificare il fenomeno dell'autopolarizzazione al fine del suo sfruttamento nel sistema di rettificatori.

In figura 2.2 viene mostrato il modello dell'HEMT utilizzato nel sistema e simulato su ADS.

La fig. 2.3 mostra le caratteristiche statiche IDS-VDS del dispositivo utilizzato, al variare della tensione di gate. La figura mostra che l'HEMT presenta già una corrente per tensioni gate-source superiore a 0.4 V.

Questa informazione consente di stabilire la minima polarizzazione (in continua) gate-source che deve essere ottenuta (mediante autopolarizzazione) per consentire all'HEMT di passare decisamente dallo stato OFF a quello ON.

A radiofrequenza, ed in assenza di polarizzazione esterne del dispositivo, tale tensione può essere ottenuta solo in regime nonlineare, sfruttando la conversione armonica di grado pari ed in particolare il contributo alla continua [8]. Ciò significa che soltanto oltre un certo valore di potenza ad RF in ingresso sarà possibile autopolarizzare il dispositivo stesso.

L'effetto di autopolarizzazione è evidente osservando fig. 2.5 dove viene mo-



Figura 2.2: Modello dell'ATF-54143 simulato con ADS



Figura 2.3: Caratteristica Ids-Vds statica ATF-54143

strato l'andamento della componente a RF della *Ids* in funzione della potenza in ingresso, quando al transistor non è applicata una polarizzazione sul gate; per bassi valori di potenza si ha che la corrente alla frequenza fondamentale risulta trascurabile mentre nell'intorno di circa -5 dBm di potenza in ingresso comincia a crescere esponenzialmente fino ad arrivare a 10 mA quando il sistema riceve 10 dBm. Sebbene il valore della corrente *Ids* possa sembrare basso anche alle potenze più alte, questo è sufficiente per attivare lo stadio a



Figura 2.4: Schematico utilizzato per le simulazioni di autopolarizzazione

cui l'HEMT è collegato e di conseguenza il circuito di retroazione che a sua volta fornirà al transistor la tensione Vgs necessaria per accendersi completamente. Inoltre, in fig. 2.5 è presente anche l'andamento della componente continua della corrente fra drain e source. Questa, come si può notare, ha un andamento quasi simmetrico rispetto alla componente fondamentale ed il suo valore negativo verrà trattato successivamente mettendo in evidenza il fenomeno di autopolarizzazione per diversi valori di potenza in ingresso.



Figura 2.5: Andamento Ids senza polarizzazione sul gate

Il fenomeno di autopolarizzazione è ancora più evidente osservando l'andamento del rapporto tra le armoniche alla fondamentale della tensione e della



Figura 2.6: Andamento della Rds all'armonica fondamentale senza polarizzazione sul gate

corrente tra drain e source, che può essere definita come la resistenza a RF drain-source, e che dato i carattere nonlineare del circuito varia al variare della potenza RF in ingresso.

Come mostrato in fig. 2.6 si nota infatti che la Rds, per valori di potenza a RF in ingresso compresi tra -5 e 10 dBm, subisce una diminuzione del suo valore passando da circa 175 a 90 Ohm quando il sistema riceve 10 dBm di potenza ingresso.

Ciò dipende dalla duplice dipendenza nonlineare della corrente di drain dalla Vgs che dalla Vds, come mostrato in fig. 2.1. Il modello ideato da Curtice esprime infatti una funzione analitica riguardante la corrente Ids, dove è possibile notare le dipendenze di quest'ultima dalle tensioni ai tre terminali del dispositivo [3]:

$$I_{ds} = \beta (V_{gs} + V_T)^2 (1 + \lambda V_{ds}) tanh(\alpha V_{ds})$$
(2.1)

dove β è definita come $\beta = \frac{I_p}{V_p^2}$ in cui I_p e V_p sono rispettivamente corrente e tensione di pinch-off, V_T è la tensione di soglia del dispositivo ed (α, λ) sono costanti del modello fornito dal produttore. Per comprendere meglio il fenomeno di autopolarizzazione diventa quindi fondamentale osservare l'andamento della componente continua della tensione Vgs. Come si può notare dalla figura 2.7, la differenza di potenziale fra gate e source risulta essere nulla per valori di potenza in ingresso inferiori a -3 dBm per arrivare poi secondo una legge esponenziale fino a 250 mV circa quando la potenza in ingresso vale 10 dBm. Risulta quindi chiaro come le non linearità del dispositivo creino delle nuove armoniche tra cui quella a f=0 GHz, fondamentale



Figura 2.7: Andamento della componente continua di Vgs senza polarizzazione sul gate

nell'utilizzo del fenomeno di autopolarizzazione.

Al fine di valutare meglio gli effetti delle non linearità che provocano l'autopolarizzazione dell'HEMT verranno mostrate tre sequenze di grafici per diversi valori di potenza (-10, 0 e 10 dBm) in ingresso riguardanti la Ids alla frequenza fondamentale, la componente continua della tensione Vqs ed i rispettivi spettri di frequenze. In fig 2.8, troviamo rispettivamente l'andamento della corrente Ids e del suo spettro, mentre in fig. 2.9 quelli della tensione Vqse del suo spettro per un valore di potenza in ingresso pari a -10 dBm. Per quanto riguarda la corrente fra drain e source si osserva che questa ha una ampiezza picco-picco molto piccola, quasi trascurabile e un valore medio nullo. Per quanto riguarda invece la differenza di potenziale fra gate e source anche qui troviamo una forma d'onda con componente continua nulla e priva di distorsioni. Come si evince infatti da fig.2.9 (b), la componente continua di Vqs risulta essere pari a 0 e l'unica armonica presente nel circuito è quella a frequenza fondamentale. Si ha quindi che per un valore di potenza in ingresso pari a -10 dBm l'effetto di autopolarizzazione non è ancora presente e lo switch si comporta da circuito aperto. Situazione differente si presenta invece per un valore di potenza pari a 0 dBm (fig. 2.10 e 2.11). L'effetto delle non-linearità del dispositivo diventa più forte e le forme d'onda nel dominio dei tempi risultano distorte. Per quanto riguarda la *Ids* si nota che questa assume un valore medio leggermente diverso da zero, ed in particolare negativo. L'effetto più marcato risulta essere però quello sulla tensione Vqs. La forma d'onda di quest'ultima risulta essere infatti fortemente distorta e con un valore medio fortemente positivo. Osservando lo spettro in fig. 2.11 (b) possiamo notare come l'ampiezza della armonica della componente continua



(b) Spettro corrente Ids

Figura 2.8: Andamento Ids durante fenomeno di autopolarizzazione per Pin=-10 dBm



(b) Spettro tensione Vgs

Figura 2.9: Andamento V
gs durante fenomeno di autopolarizzazione per Pin=-10 d Bm



(b) Spettro corrente Ids

Figura 2.10: Andamento Ids durante fenomeno di autopolarizzazione per $\mathrm{Pin}{=}0~\mathrm{dBm}$



(b) Spettro tensione Vgs

Figura 2.11: Andamento V
gs durante fenomeno di autopolarizzazione per Pin=0 dBm

e di quella a frequenza fondamentale si equivalgano. Si può quindi dire che a 0 dBm di potenza in ingresso l'effetto di autopolarizzazione è già presente all'interno del dispositivo ed i risultati sono quindi concordi con l'andamento decrescente della resistenza Rds (osservata in fig 2.6), che passa da un valore di 175 Ohm per un valore di potenza pari a -10 a circa 160 Ohm per Pin=0 dBm.

Infine, osservando i grafici presenti in fig. 2.12 e 2.13 possiamo trovare rispettivamente l'andamento della corrente *Ids* e del suo spettro, della tensione *Vgs* e lo spettro della differenza di potenziale fra gate e source alla potenza di 10 dBm in ingresso. Per quanto riguarda la tensione *Vgs* si può notare una fortissima distorsione con un valore medio positivo, che lascia intendere come la componente continua sia presente e sia addirittura superiore alla fondamentale, come è chiaramente visibile in figura 2.13(a). Fortemente distorta è anche la forma d'onda della corrente *Ids* come visibile in figura 2.12(a) e con un valore medio negativo.

Come visto nei grafici precedenti, con il fenomeno di autopolarizzazione si ha uno scostamento del valore medio della correte Ids, in particolare questo tende a diventare minore di 0, portando il dispositivo nella regione di "reverse bias". Questo comportamento è osservabile in fig. 2.14 dove viene rappresentata la curva I-V statica (linee blu) e l'andamento della Ids in funzione della potenza in ingresso (linee arancioni). Osservando queste ultime si possono vedere tre diverse curve, una per ognuno dei valori analizzati in questo paragrafo (-10 dBm, 0 dBm e 10 dBm). L'anello più ristretto fa riferimento al caso di basse potenze ed è infatti chiaramente visibile come il valore medio della Ids sia nullo. Osservando invece l'anello di medie dimensioni, riferito al caso di medie potenze si può notare come questo abbia una prevalenza di valori negativi. Ciò è concorde con quanto visto in fig. 2.10(a) dove Ids presentava un valore medio leggermente negativo. Infine osservando l'anello più grande, ricavato per un valore di potenza in ingresso pari a 10 dBm, si può notare una netta prevalenza di valori negativi, come ci si aspettava osservando la figura (a) in fig. 2.12.

Il valore negativo della componente continua di Ids è quindi causato da una prevalenza di valori negativi di Vds all'interno del periodo della radiofrequenza che di conseguenza causa una corrente fra drain e source negativa. Occorre mettere in evidenza che il modello (*Advanced Curtice2*) *Model* con cui il produttore ha scelto di riprodurre il dispositivo su ADS non è accurato per tensioni Vds inferiori a 0. Di conseguenza per simulare correttamente il comportamente dell'HEMT per Vds < 0 occure utilizzare un modello bilateral del FET.



(b) Spettro corrente Ids





(b) Spettro tensione Vgs

Figura 2.13: Andamento V
gs durante fenomeno di autopolarizzazione per $\mathrm{Pin}{=}10~\mathrm{dBm}$



Figura 2.14: Curva statica I-V (blu) e Ids(t) in funzione di Vds(t) al variare della potenza in ingresso (arancione)



Figura 2.15: Zoom su curva statica I-V e Ids(t) in funzione di Vds(t) al variare della potenza in ingresso

2.2 Design degli switch a RF

In figura 2.13 viene mostrata la topologia scelta per gli HEMT a RF. Sui rami di drain e source sono presenti due RF-chocke e due capacità, le quali hanno il compito di bloccare eventuali componenti continue presenti nei rami a radio frequenze. Le capacità sono a loro volta collegate alla resistenza Rds, la quale ha un valore tale da offrire un impedenza approssimabile ad un circuito aperto. Essendo lo switch comandato dal blocco in retroazione, e quindi dal voltage limiter in continua, sul gate è invece applicato un filtro passa basso RC e un choke; il primo ha una frequenza di taglio al di sotto della fondamentale ed il secondo elimina le evntuali componenti residue a radio-frequenze. Il circuito ha il compito di offrire la massima resistenza possibile quando la tensione applicata al gate è al di sotto della soglia e di cercare il raggiungimento del cortocircuito nel momento in cui $V_{gs} > V_{th}$.

Così come per il fenomeno di autopolarizzazione viene mostrato il fun-



Figura 2.16: Topologia HEMT a RF

zionamento dello switch a medie potenze in quanto questo ha prestazione medesime a quello high-power.

In figura 2.17 e 2.18 vengono mostrate rispettivamente le caratteristiche in termini di *resistenza drain-source* e coefficiente di trasmissione S21 al variare della *Vctrl*, che altro non è che la *Vgs* applicata.



Figura 2.17: Andamento Rds alla prima armonica HEMT a RF



Figura 2.18: Andamento coefficiente S21 HEMT a RF

Come si può notare dalle figure appena mostrate, al di sotto della tensione di soglia, pari a circa 0.35 V per l'HEMT scelto, si ha una *Rds* circa pari a 160 Ohm ed un coefficiente di trasmissione pari a -35 dB. Quando la tensione applicata al gate è al di sopra di quella di threshold si ha un ottimo percorso conduttivo fra drain e source; per valori superiori a 0.35 V la resistenza vale circa 20 Ohm e l'S21 ha un valore pressochè ideale.



Figura 2.19: Schematico utilizzato su ADS per la simulazione della Rds e del parametro S11 (il simbolo si riferisce al modello in fig. 2.2)

2.3 Progetto degli switch per i rami di uscita DC dei rettificatori

Come già accennato precedentemente, i pHEMT ATF-54143 sono stati utilizzati anche per gli switch in DC in virtù delle ottime prestazioni che presentano anche in questo tipo di utilizzo.

Come si può notare in figura 2.20 la rete del DC switch risulta essere più semplice rispetto a quella del medesimo componente utilizzato a radiofrequenze. Questo, essendo attraversato solo da correnti con componente continua presenta esclusivamente un filtro passa basso di tipo LC sul pin del gate per eliminare eventuali componenti a RF residuo provenienti dalla rete di retroazione che potrebbero compromettere il corretto funzionamento del circuito. In figura 2.21 viene mostrato l'andamento della corrente che attraversa lo switch in funzione della differenza di potenziale fra gate e source. In particolare si faccia caso al fatto che il valore della corrente non è assoluto ma relativo alla richiesta del carico; per 0.0 si intende che il componente si comporta come un circuito aperto mentre si ha un valore pari a 1.0 quando il circuito è completamente chiuso e l'HEMT si comporta come un cortocircuito ideale.

2.3 Progetto degli switch per i rami di uscita DC dei rettificato27



Figura 2.20: Topologia HEMT in configurazione di switch in DC



Figura 2.21: Andamento della Ids normalizzata dello switch DC



Figura 2.22: Schematico dell'HEMT in DC simulato su ADS (il simbolo si riferisce al modello in fig. 2.2)

2.4 Design dei voltage limiter

Come già detto nel capitolo 1, i blocchi di retroazione sono parte fondamentale del circuito proposto. Questi si occupano di mantenere una tensione costante e superiore a quella di soglia sui vari switch presenti nel circuito. A causa delle potenze in gioco, le uscite del secondo e terzo stadio potrebbero causare la rottura degli HEMT se direttamente collegate a questi ultimi. Per questo motivo vengono introdotti due limitatori di tensione, i quali hanno il compito di mantenere le varie V_{gs} al di sotto di quella di breakdown, pari a 1 V per l'ATF-54143. In figura 2.23 viene proposta la topologia scelta per il



Figura 2.23: Topologia limitatore di tensione



Figura 2.24: Circuito equivalente limitatore di tensione

voltage limiter. Sebbene la topologia per entrambi i circuiti sia la medesima, per ognuno dei due stadi che presentano il voltage limiter in uscita è stato necessario dimensionare componenti diversi dato che le due topologie devono entrare in funzione per valori di potenza differenti; nel caso della rete di feedback in uscita dal secondo ramo sono stati utilizzati dei diodi SMS7630 (Vbr=2 V) ed una *Rlimiter* pari a 160 kOhm. Nel caso invece del limitatore posto in uscita dal terzo stadio sono stati utilizzati dei diodi SMS3922, per via della loro tensione di breakdown maggiore(15 V), ed una Rlimiter pari a

24 kOhm.

Per entrambi i limitatori, quando la tensione Vdc, ovvero quella rettificata dallo stadio, è inferiore alla tensione di soglia dei diodi la resistenza offerta dal limitatore è inferiore a Rlimiter e Vctrl insegue Vdc. Con l'aumento della tensione in ingresso cresce anche la resistenza non lineare fornita dai diodi e nel momento in cui $R_{diodi} = R_{limiter}$ la tensione Vctrl viene dimezzata. Da questo momento in poi la tensione in uscita dal limitatore viene stabilizzata su un valore di tensione che dipende dalla resistenza inversa dei diodi e dalla scelta di *Rlimiter*.



Figura 2.25: Andamento tensione in uscita dal primo limitatore



Figura 2.26: Andamento tensione in uscita dal secondo limitatore



Figura 2.27: Schematico limitatore per medie potenze simulato su ADS



Figura 2.28: Schematico limitatore per alte potenze simulato su ADS
Capitolo 3

Progetto di singoli rettificatori in diversi range di potenza

Come introdotto nel capitolo 1, il sistema proposto prensenta tre stadi di rettificazione ognuno dei quali dispone della propria matching network e raddrizzatore ad onda intera.

Le matching network sono sistemi indispensabili nel campo delle radio frequenze in quanto permettono di ottenere il massimo trasferimento di potenza fra antenna e carico. Queste si comportano come trasformatori di impedenza e lavorano in modo tale che le impedenze della sorgente, nel nostro caso l'antenna, e del carico siano le medesime. Nel caso in cui $Z_{source} \neq Z_{load}$ parte della potenza in ingresso alla rectenna sarebbe riflessa, con conseguente diminuzione della RF-to-DC efficiency.

Per il sistema presentato in questo elaborato si è deciso di utilizzare delle matching network di tipo distribuito, costituite quindi da linee di trasmissione e stub, nello specifico aperti. La decisione è dovuta principalmente alle alte frequenze in gioco in quanto l'utilizzo di trasformatori di impedenza concentrati a 2.45 GHz potrebbe essere sfavorole in virtù delle componenti parassiti dei package reali montati sul circuito. Come contro l'utilizzo di linee di trasmissione e di stub comporta un maggiore spazio utilizzato sul circuito stampato.

Nelle prossime pagine verrà mostrato il design dei singoli rettificatori, i quali sono stati prima simulati ed ottimizzati singolarmente, in modalità standalone, e poi oppurtunamente modificati una volta inseriti nel sistema completo.

I valori quindi proposti per le matching network sono stati ottenuti tramite oppurtuni tuning in simulazioni di tipo *harmonic balance*.

3.1 Simulatione tramite Harmonic Balance

Nell'analisi di circuiti nonlineari esistono due tecniche maggiormente utilizzate: l'analisi nel dominio del tempo e l'harmonic balance, o metodo del bilanciamento armonico. Per quanto riguarda il dominio dei tempi, la tecnica è basata sulla integrazione numerica di equazioni differenziali, le quali vengono prima approssimate attraverso più tecniche (metodo del rettangolo o del trapezio) in rapporti incrementali calcolati in valori temporali discretizzati t_i . Successivamente per ognuno di questi istanti, partendo da quello iniziale, viene calcolata una equazione algebrica nonlineare.

Questa tecnica presenta però diverse limitazioni. Nel maggior parte dei casi infatti le costanti di tempo del circuito risultatano essere più grandi del periodo dei segnali a RF e di conseguenza sono necessarie integrazioni su molti periodi, allungando notevolmente le simulazioni. Inoltre nei circuiti a microo-onde sono presenti componenti distribuiti che poco si prestano a simulazioni nel dominio dei tempi.

Il metodo del bilanciamento armonico sfrutta invece un dominio misto in quanto i componenti lineari (ad es. le matching network) vengono descritti nel dominio delle frequenze, mentre quelli non lineari nel dominio dei tempi. Il circuito viene quindi diviso in due sottosistemi: lineare e nonlineare. In particolare quest ultimo è connesso al primo tramite N porte. Essendo il sistema nonlineare è necessario conoscere i valori di correnti e tensioni anche per tutte le armoniche k = 1, ..., K superiori alla prima, dove K viene chiamarta armonica di cut-off. Considerando tutto il circuito, con ad esempio M porte, l'analisi circuitale del sistema lineare può essere risolta tramite il seguente sistema:

$$\begin{bmatrix} I_{1,k} \\ \vdots \\ I_{N,k} \\ I_{N+1,k} \\ \vdots \\ I_{N+M,k} \end{bmatrix} = Y_{lin} \cdot \begin{bmatrix} V_{1,k} \\ \vdots \\ V_{N,k} \\ V_{N+1,k} \\ \vdots \\ V_{N+M,k} \end{bmatrix}$$
(3.1)

dove $V_{i,k}$ è i-esima tensione alla porta all'armonica k, $I_{i,k}$ la corrispondente corrente. Y_{lin} è invece la matrice delle ammettenze dei rispetti circuiti. La sottorete non lineare viene invece descritta nel dominio dei tempi attraverso equazioni parametriche generalizzate:

$$v(t) = u[x(t), \frac{dx}{dt}, ..., \frac{d^n x}{dt^n}, x_d(t)]$$
(3.2)

$$i(t) = w[x(t), \frac{dx}{dt}, ..., \frac{d^n x}{dt^n}, x_d(t)]$$
 (3.3)

dove x(t) sono le variabili di stato, $x_d(t)$ le variabili di stato ritardate, u, w sono funzioni algebriche nonlineari.

Di conseguenza le tensioni e le correnti nonlineari sono espresse come:

$$V_k = U_k(X) \tag{3.4}$$

$$I_k = W_k(X) \tag{3.5}$$

dove U_k e W_k sono le armoniche di \mathbf{u}, \mathbf{w} . La formulazione parametrica delle equazioni nonlineari permette la massima libertà nella descrizione nonlineare dei dispositivi; in particolare permette di lavorare in quei casi in cui non è possibile una formulazione matematica che metta in relazione le tensioni con le correnti alle porte.

3.1.1 Criterio di progetto del sistema

Nel design dei singoli rettificatori è stata data una forte importanza all'ottimizzazione tramite harmonic balance di efficienza e Large Signal S-Parameters. Come già detto in precedenza, questo sistema promette di ottenere un perfetto isolamento fra un stadio di potenza e l'altro. Questa caratteristica è stata ottenuta sia grazie alla struttura circuitale del sistema ma anche grazie ad una notevole attenzione nella modellazione della returnloss dei singoli stadi.

A differenza degli *S-parameters*, i quali sono basati su simulazioni a piccoli segnali e su cicuiti i lineari, i *Large Signal S-Parameters* caratteristici di sistemi nonlineari e vengono simulati attraverso harmonic balance. In particolare, i parametri S all'interno del sistema sono stati ottimizzati al variare della potenza, data la natura fortemente nonlineare del circuito, a differenza degli S-parameters per reti lineari che vengono simulati al variare della frequenza.

Così come per i parametri S a piccoli segnali, anche i LSSP sono calcolati attraverso il rapporto di onda riflessa e incidente:

$$S_{ij} = \left. \frac{b_i}{a_j} \right|_{ak=0;\forall k \neq j} \tag{3.6}$$

dove $b_i \in a_j$ sono definiti come:

$$b_i = \frac{V_i}{\sqrt{Z_c}} - I_i \sqrt{Z_c} \tag{3.7}$$

$$a_j = \frac{V_j}{\sqrt{Z_c}} + I_j \sqrt{Z_c} \tag{3.8}$$

in cui $V_i, V_j \in I_i, I_j$ sono rispettivamente i coefficienti di Fourier delle tensioni e delle correnti alle porte i, j alla frequenza fondamentale. Z_c è invece l'impedenza caratteristica del sistema, ovvero 50 Ohm nel nostro caso dato che questa è l'impedenza offerta dall'antenna che sarà utizzata in fase di misura. Al fine di ottenere le prestazioni volute è stata data notevole importanza all'ottimizzazione dell'S11. Come già detto nel capitolo introduttivo, il sistema promette di ottenere un ottimo isolamento fra uno stadio e l'altro. Questo comporta che quando un ramo è attivo, tutta la potenza a RF che arriva all'ingresso dei restanti due rami deve essere riflessa, in modo da ottenere la massima efficienza possibile.

Si è allora deciso di ottimizzare il parametro S11 di ciascun stadio in modo da renderlo almeno al di sotto di -10 dB nel range di funzionamento corretto del singolo ramo e di renderlo il più possibile vicino a 0 dB quando lo stadio non è attivo.

3.2 Criterio di scelta dei diodi

Nel design di un sistema di rettificazione a RF è necessario porre particolare attenzione nella scelta dei diodi. Grazie alla bassa caduta di tensione in polarizzazione diretta e alle buone perfomance di switching, i diodi Schottky solitamente vengono preferiti rispetto ai tradizionali rettificatori a giunzione P-N. Grazie alla giunzione mista metallo-semiconduttore i diodi Schottky si prestano maggiormente per le applicazioni a RF a bassa potenza in quanto un basso *forward drop* permette di avere un minore tensione di soglia utile per mandare il conduzione il diodo e mostrano buone prestazioni anche al crescere della frequenza operativa.

Nella scelta di un diodo adatto ad applicazioni di tipo Energy Harvesting è necessario considerare quelli che sono i parametri SPICE che modellano il dispositivo. Tra le variabili che simulano il comportamento del diodo è bene avere occhio di riguardo per la resistenza in serie Rs, il potenziale di giunzione Vj, la cacapità di giunzione di zero bias Cj0 e la corrente di saturazione Is. Idealmente si vorrebbe una resistenza in serie nulla in modo da ridurre al minimo le perdite per effetto Joule, una capacità nulla per bloccare meno componente continua possibile, una corrente di saturazione alta ed una tensione di soglia la più bassa possibile, soprattutto per potenze in ingresso nell'ordine dei microwatt.

Nel progetto dei rettificatori sono stati scelti scelti tre diversi tipologie di diodo, una per ogni stadio di potenza. In particolare, per il ramo a bassa potenza il *voltage doubler* è composto da diodi SMS7630 prodotty da Skyworks, i cui parametri sono elecanti in tab. 3.1.

A causa delle più alte potenze in gioco, per lo stadio a medie potenze si è invece optato l'utilizzo di più robusti diodi SMS7621, anch'essi prodotti da Skyworks.

Per quanto riguarda invece il ramo ad alte potenze si è deciso di utilizzare un diodo prodotto da Avago, l'HSMS282x. Nella scelta del diodo per potenze superiori ai 9 dBm è stato necessario trovare il giusto trade-off fra tensione massima di breakdown, corrente di saturazione e capacità di giunzione.

Analizzando infatti più dispositivi si è notato che diodi con tensione di breakdown relativamente elevate (20-30 V) offrono delle $Cj\theta$ troppo elevate e delle *Is* molto basse, peggiorando quindi notevolmente le prestazioni del rettificatore. Osservando tab. 3.3. è possibile vedere come con l'HSMS282x si sia riuscito a trovare il giusto trade-off fra i vari parametri del diodo.

Bv [V]	Is [A]	Rs [Ohm]	Cj0 [pF]	Ibv [A]
2	5e-6	20	0.14	1e-4

Tabella 3.1: Parametri modello SPICE SMS7630

Bv [V]	Is [A]	Rs [Ohm]	Cj0 [pF]	Ibv [A]
3	4e-8	12	0.1	1e-5

Tabella 3.2: Parametri modello SPICE SMS7621

Bv [V]	Is [A]	Rs [Ohm]	Cj0 [pF]	Ibv [A]	
15	2.2e-8	6	0.7	1e-4	

Tabella 3.3: Parametri modello SPICE HSMS282x

3.2.1 Analisi package 079LF diodi Skyworks

Come detto in precedenza, all'interno del sistema sono stati utilizzati quasi esclusivamente diodi prodotti da Skyworks Inc. Particolare attenzione è stata riposta su questi dispositivi in quanto determinanti nelle prestazioni dei rettificatori e dei voltage limiter. Infatti, i componenti parassiti del componente possono compromettere in maniera notevole le perfomance e l'adattamento del rettificatore, soprattutto quando si lavora a frequenze nell'ordine dei GHz.

Per quanto riguarda il package del produttore in questione vi sono diversi articoli e lavori in cui si sono simulati ed estrapolati i veri valori parassiti del package [4] [5]. Tuttavia al variare delle frequenza stessi valori di parassiti possono comportarsi in maniera diversa. Per questo motivo attraverso misure di laboratorio si sono ricavati i valori della capacità e induttanza del package specifici per la frequenza di 2.45 GHz. In fig. 3.1 viene mostrato il modello circuitale utilizzato durante le simulazioni. Stando ai valori forniti



Figura 3.1: Modello utilizzato per il package 079LF

da datasheet i valori di L ed C sono rispettivamente 0.7 nH e 0.16 pF mentre nel modello utilizzato nel sistema i valori sono 1 nH ed 0.275 pF. Ringrazio Giacomo Paolini e Francesca Benassi per avermi fornito le misure dei componenti parassiti del package in questione.

3.3 Rettificatore low-power

Per il primo stadio è stata utilizzata una topologia a T per quanto riguarda la matching network ed una configurazione del raddrizzatore a onda intera. In figura 3.2 viene mostrata la topologia utilizzata per ottenere il primo stadio. Nello specifico si sono utilizzati dei diodi SMS7630 prodotti da Skyworks i quali hanno una tensione di breakdown dichiarata dal produttore pari a 2 V. Sempre in figura 3.2 vengono mostrate le dimensioni della matching network finale dello stadio.

In figura 3.4, 3.5, 3.6 e 3.7 vengono mostrate rispettivamente efficienza,

return-loss, impedenza di ingresso e potenza in uscita del rettificatore per basse potenze. Il circuito mostra una efficienza del 26% per un valore di potenza in ingresso pari a -20 dBm e del 57% a -2 dBm, estremo superiore di funzionamento del primo stadio.

Osservando l'inpedenza di ingresso mostrata in fig. 3.6 si nota che la parte reale oscilla fra 50 e 70 Ohm per tutta la durata dello stadio. La parte immaginaria ha invece valori compresi fra 0 e -50 Ohm. Per valori di potenza superiori al range di funzionamento si ha che la la parte reale si assesta nell'intorno dei 200 Ohm e la parte immaginaria diventa fortemente induttiva. Osservando figura 3.7 notiamo che a -20 dBm il parametro S11 vale -17 dB mentre a -2dBm assume un valore di -8 dB con un picco di -28 dB quando la potenza in ingresso vale -15 dBm.

In particolare l'efficienza e il parametro S11 vengono calcolati come:

$$Eff = \frac{Pout}{Pin} = \frac{Vout_0 Iout_0}{0.5 Vin_1 conj(Iin_1)}$$
(3.9)

dove $Vin_1 e Iin_1$ rappresentano rispettivamente i fasori della tensione e della corrente alla fondamentale misurati all'ingresso dell'intero rettificatore; $Vout_0 e Iout_0$ rappresentano inveve la tensione e la corrente in DC rettificata dallo stadio.

$$S11 = \frac{b1}{a1}$$
 (3.10)

in cui:

$$b1 = \frac{Vin_1}{\sqrt{50}} - \frac{Ilow_1}{\sqrt{50}}, a1 = \frac{Vin_1}{\sqrt{50}} + \frac{Ilow_1}{\sqrt{50}}$$
(3.11)

dove $Ilow_1$ rappresenta il fasore della corrente a RF in ingresso allo stadio low-power.



 $\mathbf{38}$

Figura 3.2: Topologia rettificatore low-power



Figura 3.3: Potenza in ingresso al rettificatore low-power



Figura 3.4: RF-to-DC efficiency rettificatore low-power



Figura 3.5: S11 rettificatore low-power



Figura 3.6: Impenza di ingresso del rettificatore low-power



Figura 3.7: Potenza in uscita rettificatore low-power



Figura 3.8: Tensione in DC all'uscita del rettificatore low-power

3.4 Rettificatore medium-power

Rispetto al rettificatore per basse potenze illustrato nel paragrafo precedente, nel design del secondo stadio si è utilizzata una topologia totalmente differente. Troviamo infatti un HEMT a radio frequenze, un voltage limiter ed una struttura della matching network non più a T ma ad X.

Come detto nel cap.2, il FET si comporta come circuito aperto fino ad un certo valore di potenza in ingresso per cui si ha una piccola quantità di corrente a RF che fluisce fra da drain a source per il fenomeno di autopolarizzazione. Grazie a questa corrente il rettificatore riesce ad alimentare l'uscita e di conseguenza anche il limitatore di tensione, il quale fornisce la corretta tensione di polarizzazione al gate ed chiude definitivamente l'HEMT per tutta la durata dello stadio.

Per quanto riguarda invece la matching network si è deciso di utilizzare una struttura ad X in modo tale da avere più gradi di libertà in quanto l'adattamento, a differenza del primo stadio, non è solo tra antenna e carico ma fra la cascata di questi ultimi e lo switch. Grazie a questa accortezza è stato infatti possibile ridurre le dimensioni della rete di adattamento. Anche qui, come nel caso del primo stadio, vengono mostrate le perfomance del rettificatore e le dimensioni finali della rete di adattamento. In fig. 3.11 è riportato



Figura 3.9: Topologia rettificatore medium-power

l'andamento dell'efficienza: come si evince dal grafico la RF-to-DC efficiency è nell'ordine del 2-3% per valori fra -10 e -5 dBm. Questo basso valore di efficienza è frutto del fenomeno di autopolarizzazione, infatti troviamo in uscita un piccola quantita di tensione rettificata sufficiente ad alimentare la rectenna e che per valori superiori a -4 dBm diventa superiore alla tensione di soglia del transistore, il quale si chiude completamente permettendo un incremento della efficienza pressochè istantaneo.

In figura 3.12 possiamo invece osservare l'andamento della return-loss dello stadio in questione. In particolare il parametro è stato calcolato a monte dello switch a RF, dato che questo è parte integrante del ramo a medie potenze. Per valori inferiori a -10 dBm di potenza in ingresso l'S11 è sostanzialmente pari ad 0 dB, garantendo attraverso la riflessione totale un ottimo isolamento dal primo stadio. Successivamente ai -4 dB si ha un crollo vertiginoso della return loss con un picco di -24 dB per un valore di potenza in ingresso pari a 0.9 dBm.

Infine, in figura 3.13, 3.14 e 3.15 è possibile osservare i grafici di impedenza di ingresso, potenza e tensione in DC all'uscita.



Figura 3.10: Potenza in ingresso al rettificatore medium-power



Figura 3.11: RF-to-DC efficiency rettificatore medium-power



Figura 3.12: S11 rettificatore medium-power



Figura 3.13: Impenza di ingresso del rettificatore medium-power



Figura 3.14: Potenza in uscita rettificatore medium-power



Figura 3.15: Tensione in DC all'uscita ingresso allo rettificatore medium-power

3.5 Rettificatore high-power

Come ultimo dei tre stadi troviamo il rettificatore high-power che si occupa di ricoprire la parte più alta del range di potenze.

La topologia del rettificatore è analoga a quella del secondo stadio con una differenza per quanto riguarda la rete di matching. In fig. 3.16 è infatti possibile notare lo switch a RF ed il voltage limiter. Nella linea di trasmissione di ingresso è stato introdotto un salto di impedenza che ha aiutato notevolmente l'adattamento del rettificatore rispetto all'antenna. Si è infatti notato che il sistema è a causa delle forti non-linearità, anche in virtù anche delle alte potenze in gioco, è molto instabile nell'ottimizzazione dell'adattamento. Di conseguenza è stato utile avere due variabili in più su cui agire (W ed L della linea di trasmissione aggiuntiva).

Come è possibile osservare dalla fig. 3.18 anche qui si ritrova l'andamento brusco caratteristico dell'attivazione dell'hemt. Il fenomeno di autopolarizzazione è chiaramente osservabile in fig. 3.19 dove da 0 a +5 dBm in ingresso si ha un leggero abbasamento del return-loss del rettificatore che permette di alimentare lo stadio e di conseguenza chiudere lo switch. Per quanto riguarda l'efficienza si ha un picco del 67% a 17 dBm. Osservando invece l'S11 dello stadio si può notare che questo è ampiamente al di sotto dei -10 dB per tutta la durata dello stadio con un picco a 14 dBm di -31.5 dB.

In fig. 3.21 viene mostrato l'andamento della potenza di uscita dal terzo rettificatore.



Figura 3.16: Topologia rettificatore high-power



Figura 3.17: Potenza in ingresso al rettificatore high-power



Figura 3.18: RF-to-DC efficiency rettificatore high-power



Figura 3.19: S11 rettificatore high-power



Figura 3.20: Impenza di ingresso del rettificatore high-power



Figura 3.21: Potenza in uscita rettificatore high-power



Figura 3.22: Tensione in DC all'uscita ingresso allo rettificatore high-power

Capitolo 4

Progetto del sistema a stella di rettificatori

In questo capitolo vengono riportati i principali risultati del sistema completo ottenuto combinando i rettificatori descritti nel capitolo precedente mediante il sistema di switch "passivi" a HEMT autopolarizzati.

In particolare viene mostrata una prima versione del sistema completo, che è stato sottoposto succesivamente ad una ulteriore ottimizzazione complessiva al fine di preservare le prestazioni ottenute per i singoli rettificatori, coprendo l'intero range di potenze in esame. Dapprima sono stati utilizzati componenti ideali e sucessivamente sono stati inseriti i componenti "off-the shelf" disponibili sul mercato, in vista della realizzazione del prototipo e della sua caratterizzazione sperimentale. Ciò ha richiesto un sintonizzazione finale del circuito che è stata ottenuta variando i parametri geometrici dei componenti a costanti distribuite. Infine verranno mostrate le perfomance del sistema finale, in cui sono stati inclusi tutte le linee di trasmissione presenti nel layout del sistema finale (il quale verrà discusso nel capitolo 5).

4.1 Perfomance del sistema con componenti ideali

Nella prima versione del sistema SIMO si è ipotizzato l'utilizzo di componenti passivi di tipo ideale e non si è data importanza alle dimensioni del layout finale. In particolare si sono utilizzati stub aperti senza ripiegature e non è stata inclusa nella simulazione la linea di ingresso che collega il sistema all'antenna ricevente. In fig. 4.1 viene mostrato il sistema nel suo complesso relativo a questa prima versione. La fig. 4.2 mostra i risultati dell'analisi complessiva del sistema rispetto all'efficienza di conversione ottenuta su tutto



Figura 4.1: Schematico circuito prima versione del sistema

il range di potenze, al fine di verificare la corretta attivazione/disattivazione degli stadi di rettificazione. In questa fase l'analisi del sistema è stata svolta utilizzando ancora il metodo HB, senza perciò prendere in considerazione il transitorio di passaggio tra rettificatori. Risulta evidente come gli stadi siano fortemente isolati fra di loro; infatti quando uno dei rami di rettificazione è in funzione gli altri due hanno efficienze praticamente nulle e le prestazioni di ciascun rettificatore in presenza degli altri risultano molto simili a quelle ottenute nel capitolo precedente. In particolare, quando la potenza in ingresso interessa il primo stadio si ottiene una efficienza del 25% a -20 dBm in ingresso e del 40% a -3 dBm, con un picco del 60% a -5 dBm. Per quanto riguarda il secondo stadio invece si ha un picco a 7 dBm con un 70% di efficienza. Infine per lo stadio ad alte potenza si ha il punto di massima efficienza (60%) al valore di potenza massima consentito in ingresso, pari a 20 dBm.

L'alto isolamento fra uno stadio e l'altro è osservabile anche in fig. 4.3 dove sono rappresentati i coefficienti di riflessione dei vari stadi all'interno del sistema completo.

In fig. 4.4 è invece mostrato l'andamento delle potenze in uscita dei singoli stadi.



Figura 4.2: Efficienza del sistema simulato con componenti ideali



Figura 4.3: Return-loss del sistema simulato con componenti ideali



Figura 4.4: Potenza in uscita dal sistema simulato con componenti ideali



Figura 4.5: Tensione in DC in uscita dal sistema simulato con componenti ideali



Figura 4.6: Schematico sistema simulato su ADS

4.2 Perfomance del sistema con componenti reali

Come step successivo nella progettazione del sistema si è simulato il sistema in presenza di componenti reali. In particolare è stato deciso di utilizzare componenti del produttore Murata. La topologia del sistema rimane la medesima di fig. 4.1 ma cambiano le prestazioni del sistema. Nonostante infatti alcune modifiche effettuate tramite tuning delle dimensioni delle matching network e dei componenti passivi, osservando l'andamento delle efficienze proposto in fig. 4.7 notiamo una diminuzione, principalmente per il primo e secondo stadio. Nel suo punto di picco infatti il ramo a basse potenze perde l'8% di rendimento, mentre il secondo circa il 4%. Per quanto riguarda invece i coefficienti di riflessione si può notare che questi hanno mantenuto valori abbondantemente al di sotto dei -10 dBm, specifica utilizzata durante le ottimizzazioni. Il calo di efficienza può essere dovuto ai parametri parassiti dei componenti reali, in particolare a perdite ohmiche. Per questa ragione



Figura 4.7: Efficienza del sistema simulato con componenti reali



Figura 4.8: Return-loss del sistema simulato con componenti reali

nel progetto si sono ridotti al minimo i componenti a costanti concentrate. In figura 4.11 e 4.12 vengono rispettivamente mostrati i circuiti equivalenti di capacità e induttanze. Entrambi i dispositivi presentano delle resistenze aggiuntive, le quali non erano messe in conto durante la prima versione del sistema. Queste comportano una dispersione di potenza ed una conseguente diminuzione delle perfomance generali. Inoltre, osservando il circuito equivalente della induttanza in figura 4.12 è possibile notare una capacità aggiuntiva di shunt; questa essendo in parallelo con l'induttore si potrebbe comportare come un risonatore a certe frequenze, facendo risultare l'impe-



Figura 4.9: Potenza in uscita dal sistema simulato con componenti reali



Figura 4.10: Tensione in DC in uscita dal sistema simulato con componenti reali

denza complessiva del dispositivo come capacitiva peggiorando notevolmente le prestazioni del sistema.



Figura 4.11: Modello equivalente capacità reale



Figura 4.12: Modello equivalente induttanza reale

4.3 Versione finale del sistema

Successivamente alla simulazione del sistema con parametri reali si è passati ad una ingegnerizzazione del sistema volta a ridurne le dimensioni gobali e ad evidenzare tutte le possibili criticità della realizzazione del sistema. Sono stati introdotti stub ricurvi e la linea d'ingresso del sistema per il suo futuro collegamnto ad un'antenna.

Queste modifiche sono quindi state necessarie al fine di realizzare un layout più compatto e di simulare tutti i salti di impedenza presenti nel circuito. Eventuali discontinuità comportano infatti una modifica alla struttura cilindrica della linea di trasmissione che può avere un impatto sulle prestazioni a RF dell'intero sistema.

Il nuovo sistema proposto viene riportato nel suo complesso in fig. 4.13.



Figura 4.13: Versione finale del sistema

Verrà ora affrontato nello specifico il funzionamento del circuito, analizzando passo per passo ciò che accade al variare della potenza in ingresso.

	[mm]		[mm]		[nH]		[pF]		[Ohm]		pt. number
W1	0.2	L1	21.4	11	47	C1	35	R1	5k	TR-1	ATF-54143
W2	0.7	L2	14	12	47	C2	47	R2	100	TR-2	ATF-54143
W3	0.3	L3	16.4	13	47	C3	47	R3	160k	TR-3	ATF-54143
W4	0.8	L4	18	14	47	C4	47	R4	100	TR-4	ATF-54143
W5	0.6	L5	3.5	15	47	C5	47	R5	$5\mathrm{K}$	TR-5	ATF-54143
W6	0.6	L6	9.2	16	47	C6	33	R6	24K	TR-6	ATF-54143
W7	0.7	L7	14.1	17	47	C7	47	RL1	$6.8 \mathrm{K}$	D1	SMS7630
W8	0.2	L8	7.5	18	43	C8	39	RL2	$3.8\mathrm{K}$	D2	SMS7630
W9	0.2	L9	8	19	61	C9	47	RL3	$1.8\mathrm{K}$	D3	SMS7630
W10	0.6	L10	17.1	110	5	C10	47			D4	SMS7630
W11	1.1	L11	18.9	l11	47	C11	47			D5	SMS7630
W12	0.5	L12	8.6	l12	47	C12	47			D6	SMS7621
W13	0.5	L13	8.4			C13	30			D7	SMS7621
W14	0.7	L14	3.6			C14	47			D8	SMS3922
W15	0.7	L15	8							D9	SMS3922
W16	1.5	L16	12.9							D10	SMS3922
										D11	HSMS-282K
										D12	HSMS-282K

Tabella 4.1: Dimensioni e valori componenti del sistema finale

4.3.1 Range di potenza in ingresso da -20 a -2 dBm

Quando il valore di potenza in ingresso è inferiore ad un valore pari a -2 dBm l'unico stadio funzionante è il primo. Infatti, il fenomeno di autopolarizzazione è molto debole per entrambi gli switch a RF e la corrente che fluisce negli altri due stadi non è sufficiente a fornire la tensione necessaria per la corretta accensione degli HEMT a RF (TR-1 e TR-2). Di conseguenza anche i quattro ATF-54143 utilizzati come interruttori in continua sono inibiti in quanto controllati dai due voltage limiter in uscita degli altri due stadi. Come si può notare in fig. 4.14 l'unica parte attiva del sistema per valori compresi fra -20 e -2 dBm è quella composta esclusivamente dal primo rettificatore.



Figura 4.14: Circuito attivo nel primo stadio

4.3.2 Range di potenza in ingresso da -2 a 9 dBm

Quando la potenza supera i -2 dBm in ingresso, l'effetto di autopolarizzazione diventa decisivo nell'attivazione del secondo stadio. Da questo momento in poi il secondo stadio è attivo e grazie alla rete di retroazione lo switch a RF può essere considerato come un percorso fortemente conduttivo. In figura 4.15 è possibile osservare i rami attivi del sistema durante il secondo stadio. La rete di retroazione, composta dal voltage limiter fornisce la tensione necessaria per chiudere l'HEMT a RF ma anche per chiudere i due switch in DC (parte destra della figura). In particolare TR-5 ha gate e drain collegati allo stesso potenziale e quando la sua Vqs è superiore alla soglia si comporta come cortocircuito permettendo l'accensione di TR-3, il quale crea un percorso estramente conduttivo verso massa all'uscita del primo stadio, inibendolo e di conseguenza dissattivandolo. Insieme all'ottimizzazione della return-loss del terzo ramo, modellata in modo tale che al di sotto dei 9 dBm in ingresso fosse circa 0, tutta la potenza a RF viene utilizzata dal secondo ramo e si ha il massimo rendimento che il sistema può ottenere per il range di potenze in questione.



Figura 4.15: Circuito attivo nel secondo stadio

4.3.3 Range di potenza in ingresso da 9 a 20 dBm

Per potenze superiori a 9 dBm lo stadio prevalente è quello composto dal terzo ramo. La combinazione di una return-loss favorevole e del fenomeno di autopolarizzazione permette al ramo di accendersi e di avere in uscita subito la tensione necessaria all'accensione dell'HEMT a RF. In concomitanza con l'accensione di TR-2 avviene anche l'accensione di TR-4 e TR-6. In particolare il primo si occupa di cortocircuitare a massa l'uscita del secondo ramo, disattivandolo. Il secondo invece ha il compito di mantenere una tensione Vqs su TR-3 al di sopra della soglia.

Con lo spegnimento dello stadio a medie potenze si ha infatti lo spegnimento di TR-5, il quale aveva il compito di controllare TR-3 durante il secondo stadio. In questo modo, con TR-5 e TR-6 in questa configurazione si riesce a mantenere una tensione sul gate di TR-3 sempre maggiore della soglia per tutta la durata del secondo e terzo stadio. Questa protezione è estremamente importante in quanto il primo stadio non è provvisto di un HEMT a RF che lo possa isolare dalle alte potenze provenienti dall'antenna e di conseguenza si correrebbe il rischio di bruciare i diodi, i quali hanno una tensione di breakdown molto al di sotto di quelle che si hanno in uscita durante il secondo o terzo stadio.

In fig. 4.16 vengono mostrate le correnti *Ids* della coppia TR-5 e TR-6. Come si può notare quando è attivo il secondo stadio, TR-6 si comporta come un circuito aperto. Viceversa si comporta come un cortocircuito quando è attivo il terzo stadio, dove invece TR-5 è inattivo.

In figura 4.17 vengono invece mostrate le correnti Ids di TR-3 e TR-4. Come

già detto, il primo di questi rimane attivo dall'inizio del secondo stadio in poi, grazie all'inserimento nel circuito della coppia TR-5 e TR-6. TR-4 si attiva invece con l'entrata in funzione del terzo stadio.

In figura 4.18 viene mostrato inoltre l'andamento della tensione Vgs di TR-3, la quale è superiore alla tensione di soglia (0.35 V) per tutta la durata del secondo e terzo stadio. In figura 4.19 viene mostrato il circuito attivo durante il terzo stadio.



Figura 4.16: Andento delle *Ids* della coppia TR-5 e TR-6



Figura 4.17: Andamento delle Ids di TR-3 e TR-4



Figura 4.18: Andamento della tensione Vgs di TR-3



Figura 4.19: Circuito attivo nel terzo stadio

4.3.4 Perfomance del sistema finale

Vengono ora riportate le perfomance e le curve caratteristiche del sistema all'interno di tutto il range di potenze supportate. In figura 4.20 viene mostrata l'efficienza. Come si può notare fra -20 e -2 dBm in ingresso il ramo dominante è il primo il quale rettifica tutta la potenza fornita in ingresso. Quando la potenza è pari a -2 dBm il secondo stadio entra in funzione e la disattivazione del primo è dimostrata da una efficienza pari allo 0% del primo stadio per tutte le potenze superiori a -2 dBm.

Lo stesso andamento si ripete per il terzo stadio, il quale parte da 9 dBm in ingresso, valore di potenza per cui il secondo stadio viene inibito.

Anche le return-loss dei vari rami, mostrate in fig. 4.22. seguono l'andamento delle efficienze. Per quanto riguarda il primo stadio si ha che l'S11 è inferiore a -10 dB fra -20 e -2 dBm in ingresso con un picco a -15 dBm.

Durante il secondo stadio si ha una return-loss del ramo per medie potenze abbondamente al sotto dei -15 dB ed un S11 del primo stadio notevolmente peggiorato; questo come conseguenza della disattivazione di quest ultimo.

L'andamento della return-loss del terzo stadio è invece pressochè 0 fino a circa +9 dBm per poi diceventare ampiamente negativa con un piccolo a -14 dBm, dove l'adattamento è massimo.

Confrontando quindi questi valori con quelli mostrati nel capitolo 3, si ha che l'adattamento in configurazione stand-alone e quello inserito nella topologia completa è pressochè il medesimo. Si ha invece una leggera perdita di efficienza nel primo e terzo stadio (2-3%) ed una perdita più consistente nel secondo (circa 10%). Questo è dovuto principalmente al fatto che alcuni residui di corrente a RF continuano a circolare all'interno del circuito, sfruttando le componenti parassite, anche quando le uscite dei rami vengono cortocircuitate verso massa. In particolare l'efficienza complessiva del sistema è calcolata come:

$$\frac{Pout_{low} + Pout_{medium} + Pout_{high}}{Pin} \tag{4.1}$$

In figura 4.23 viene proposta invece la return-loss complessiva del sistema. Questa è stata misurata alla porta di ingresso e come si può notare, confrontandola con fig. 4.22 risulta peggiorata rispetto alle singole S11 calcolate agli ingressi dei vari rami di rettificazione.



Figura 4.20: Efficienza del sistema finale



Figura 4.21: Efficienza complessiva del sistema finale


Figura 4.22: Return-loss del sistema finale



Figura 4.23: Return-loss misurata alla porta di ingresso del sistema finale

In figura 4.24 viene mostrato l'andamento della impedenza di ingresso del sistema completo. Come già detto nel capitolo 3, per ottenere il massimo trasferimento di potenza è necessario che il sistema abbia una impedenza di ingresso più prossima possibile a 50 + j0Ohm. In particolare il sistema finale presenta una parte reale della impedenza di ingresso che oscilla fra i 70 e 25 Ohm, mentre la parte immaginaria fra 30 e -10 Ohm.

Osservando la potenza in uscita riportata 4.25 si nota che a -20 dBm il sistema fornisce in uscita una potenza pari a -26 dBm mentre con un valore

in ingresso pari a 20 dBm la potenza in uscita vale 17.7 dBm. Per quanto riguarda invece la tensione rettificata si hanno 130 mV in uscita quando Pin=-20 dBm e 10.3 V quando Pin=20 dBm.



Figura 4.24: Impedenza di ingresso complessiva del sistema finale



Figura 4.25: Potenza in uscita dal sistema finale



Figura 4.26: Potenza complessiva in uscita dal sistema finale



Figura 4.27: Tensione DC in uscita dal sistema finale



Figura 4.28: Tensione DC complessiva in uscita dal sistema



Figura 4.29: Schematico sistema finale simulato su ADS

4.3.5 Analisi dipendenza delle perfomance dal valore di l10

Osservando tab. 4.2 è possibile vedere come le reti di embedding dei due switch a RF presentino valori diversi per quanto riguarda induttanze di chocke collegate ai drain e source dei due rami a RF che presentano HEMT. In particolare si osserva che le due induttanze di chocke di TR-1 sono simmetriche mentre quelle di TR-2 no. Questo risultato è frutto di ottimizzazioni che hanno permesso di comprendere come l'adattamento del terzo stadio risulti essere molto più sensibile ai valore delle rete di embedding rispetto a quella del secondo stadio. Vengono ora mostrati l'andamento delle efficienze e degli adattamenti in presenza di valori diversi di l
10, componente critico nell'adattamento del terzo stadio.



Figura 4.30: Efficienze per l
10=30 nH $\,$



Figura 4.31: Return-loss per l10=30 nH



Figura 4.32: Efficienze per RF chocke simmetrici (l10=l9=62 nH)



Figura 4.33: Return-loss per chocke simmetrici (110=19=62 nH)

Come si può notare dalle figure appena mostrate, un modifica della induttanza l10 implica una variazione di adattamento sull'intero sistema. Si ha infatti un peggioramento delle prestazioni non sono per il terzo stadio, ma anche per quello a potenze basse e medie. L'efficienza risente infatti del cambiamento della induttanza su tutti gli stadi mentre per quanto riguarda la return-loss l'unico stadio a subire un peggioramento è il terzo.

4.4 Simulazione Envelope sistema finale

La simulazione *envelope* combinata con il metodo del bilanciamento armonico, è stata infine impiegata per predire il funzionamento del sistema in condizioni di variabilità della disponibilità di potenza ad RF ed analizzare la commutazione tra i diversi rami di rettificazione. Questo agoritmo è in grado di simulare i sistemi a RF in condizioni di eccitazioni modulate mediante una opportuna rappresentazione delle armoniche variabili nel tempo. Non è una vera e propria analisi temporale ma una sua rappresentazione approssimata. Il simulatore pemette di rappresentare le forme d'onda in ingresso al sistema come portanti a radiofrequenze modulate da segnali lenti.

Ogni segnale di ingresso può essere infatti rappresentato come una portante modulata da un inviluppo: $A(t) * e^{jf(t)}$. I valori di ampiezza e fase dell'inviluppo campionato vengono usati come segnali di input per la simulazione harmonic balance.

L'harmonic balance viene infatti utilizzato per ogni istante temporale, che include sia le equazioni di harmonic balance che quelle in funzione del tempo. Questo processo crea una successioni di spettri che forma la risposta del circuito a diversi istanti temporali. In particolare verranno mostrate tre modulazioni della portante a RF in ingresso; una per dimostrare il comportamento nel passaggio fra terzo e primo stadio, una per il passaggio da secondo a primo stadio ed infine una per il passaggio da terzo a secondo, evidenziando alcune problematiche che presenta la simulazione envelope.



Figura 4.34: Circuito utilizzato su ADS per la simulazione envelope

In particolare si è scelto di modulare la portante a 2.45 GHz con una onda quadra di periodo 10 msec e duty-cycle pari al 50%. Utilizzando il componente VtPulseDT si è vincolati sul tempo di salita e di discesa del fronte d'onda; questo è infatti fissato e pari ad 1/4 di periodo.

4.4.1 Transizione da secondo a primo stadio

Per la transizione tra primo e secondo stadio si è scelto di far variare la potenza in ingresso fra 2 dBm e -9.5 dBm.



Figura 4.35: Andamento Pin simulazione envelope fra secondo e primo stadio



Figura 4.36: Andamento efficienza simulazione envelope fra secondo e primo stadio

Come è possibile vedere dagli andamenti mostrati, il sistema riesce a commutare correttamente fra secondo e primo stadio e viceversa, mantenendo invariati i valori di efficienza e tensione in uscita.



Figura 4.37: Andamento Vout in continua simulazione envelope fra secondo e primo stadio

4.4.2 Transizione da terzo a primo stadio

Per quanto riguarda la transizione tra terzo e primo stadio si è scelto di far variare la potenza in ingresso fra 15 dBm e -15 dBm.



Figura 4.38: Andamento Pin simulazione envelope fra terzo e primo stadio



Figura 4.39: Andamento efficienza simulazione envelope fra terzo e primo stadio



Figura 4.40: Andamento Vout in continua simulazione envelope fra terzo e primo stadio

Così come per la transizione da secondo a primo stadio, anche per quella terzo-primo il sistema risponde correttamente alle variare delle potenze in ingresso. Il secondo stadio risulta avere infatti inattivo per tutta la durata del transitorio ed i valori di efficienza e tensione del sistema risultano corretti.

4.4.3 Transizione da terzo a secondo stadio

Viene ora proposta la risposta del sistema ad una portante con valori compresi fra 14 e 5 dBm.



Figura 4.41: Andamento Pin simulazione envelope fra terzo e secondo stadio



Figura 4.42: Andamento efficienza simulazione envelope fra terzo e secondo stadio



Figura 4.43: Andamento Vout in continua simulazione envelope fra terzo e secondo stadio

Come si può notare dalle figure appena mostrate il risultato della simulazione non appare corretto. Infatti, per un valore di potenza in ingresso pari a 5 dBm il sistema rimane bloccato sul terzo stadio quando invece questo dovrebbe commutare sul secondo. Questo malfunzionamento si ripercuote di conseguenza su efficienza e tensione in uscita, causando cattive perfomance. Analizzando meglio il comportamento del circuito in questa transizione ci si è però resi conto che le simulazione envelope e harmonc balance non coincidevano. Nelle fig 4.44 e fig. 4.45 vengono mostrate rispettivamente le potenze in ingresso agli stadi nel caso di envelope e harmonic balance. Come si può notare per valori di potenza in ingresso pari a 14 dBm durante la simulazione envelope, la potenza ricevuta dal secondo e terzo stadio risulta essere rispettivamente 13 e 4,2 dBm. Stando però alla simulazione HB, per lo stesso valore di potenza in ingresso si ha che il ramo a medie potenze riceve 3,8 dBm mentre quello ad alte potenze 13,3 dBm.

Se per il valore alto di potenza in ingresso durante questa simulazione le due diverse simulazioni non differiscono di molto, questo accade invece per il valore basso, ovvero 5 dBm. Infatti durante la simulazione envelope il ramo a medie potenze riceve 1 dBm mentre quello ad alte 3,3 dBm. Per quanto riguarda invece la simulazione HB si ha che il ramo medium-power riceve 3,3 dBm e quello high-power -12 dBm. Risulta quindi chiaro come alla base del malfunzionamento osservato durante questa simulazione envelope ci sia una criticità del simulatore ADS.



Figura 4.44: Potenza in ingresso agli stadi durante simulazione envelope transizione terzo-secondo stadio



Figura 4.45: Potenza in ingresso agli stadi simulata tramite harmonic balance

Viene proposta ora transizione terzo-secondo stadio ma con un range di potenze in ingresso diverso, da 14 a 1 dBm. Come si può notare, spostando il limite inferiore di modulazione verso l'estremo più basso del range di funzionamento del secondo stadio, il simulatore envelope rispecchia ciò che si è ottenuto tramite la simulazione harmonic balance. I valori di efficienza e tensione in uscita duranti i transitori risultano infatti essere corretti e da come si può notare in fig 4.49 la potenza in ingresso negli stadi quando questi sono inattivi è molto bassa, mentre è invece circa pari a quella in ingresso



Figura 4.46: Andamento Pin seconda simulazione envelope fra terzo e secondo stadio



Figura 4.47: Andamento efficienza seconda simulazione envelope fra terzo e secondo stadio

quando sono attivi.



Figura 4.48: Andamento Vout in continua seconda simulazione envelope fra terzo e secondo stadio



Figura 4.49: Potenza in ingresso agli stadi durante seconda simulazione envelope transizione terzo-secondo stadio

Capitolo 5

Design del layout

Per la realizzazione del prototipo si è deciso di utilizzare un layout a due strati.

Sul lato superiore (top) sono riposte la quasi totalità delle piste, mentre sul lato inferiore (bottom) è stato inserito il piano di massa. In figura 5.1 e 5.2 vengono mostrati i gerber del prototipo realizzato.

Sul lato sinistro della scheda si possono notare i circuiti del secondo (in basso) e terzo stadio (in alto). Nella parte centrale è invece riposto il primo stadio. Il resto delle connessioni sono tutte in continua e compongono i vari collegamenti fra i sei HEMT presenti nel sistema.

Sempre nella parte centrale di fig. 5.1 è possibile notare la porta di ingresso del sistema, progettata per avere una impedenza di 50 Ohm. Per quanto riguarda i due switch a RF, si è deciso di inserirli subito dopo la porta di ingresso, precedentemente alla matching network ai quali sono collegati. Inoltre tutta la rete embedded degli HEMT a RF è stata posizionata il più vicino possibili a questi ultimi. Trattandosi infatti di percorsi a radiofrequenze, le piste si comportano come linee di trasmissione e di conseguenza lunghezze eccessive potrebbero causare modifiche al comportamento del circuito.

Inoltre, come è possibile notare dal layout in fig. 5.1, accanto ai componenti che necessitano di collegamenti tramite via sul piano di massa sono stati riposti dei set di fori. Questo perchè un singolo via si comporta come una induttanza fra i due layer del PCB; di conseguenza più fori in parallelo creano una induttanza complessiva inferiore, diminuendo l'effetto parassito dei via. Gli switch che invece hanno il compito di cortocircuitare i carici (TR-3 e TR-4) sono stati posizionati nelle immediate vicinanze delle uscite rispettivamente del primo e secondo stadio. TR-5 e TR-6 sono invece collocati nell'intorno dell'uscita in DC del primo stadio.

Il layout proposto ha dimensioni $57 \ge 109$ mm.



Figura 5.1: Lato top del pcb



Figura 5.2: Lato bottom del pcb

Elenco delle figure

1.1	Schema a blocchi del circuito proposto	3
1.2	Schema proposto in $[6]$	5
1.3	Andamento delle Zin desiderato in [6] $\ldots \ldots \ldots \ldots \ldots$	5
1.4	Curva prestazionale ottenuta in $[6]$	6
1.5	Sistema proposto in $[7]$	6
1.6	Andamento delle conduttanze desiderato in [7]	7
1.7	Prestazioni del sistema [7]	7
2.1	Modello di Curtice per FET ad GaAs [3]	11
2.2	Modello dell'ATF-54143 simulato con ADS	12
2.3	Caratteristica Ids-Vds statica ATF-54143	12
2.4	Schematico utilizzato per le simulazioni di autopolarizzazione	13
2.5	Andamento <i>Ids</i> senza polarizzazione sul gate	13
2.6	Andamento della Rds all'armonica fondamentale senza pola-	
	rizzazione sul gate	14
2.7	Andamento della componente continua di Vgs senza polariz-	
	zazione sul gate	15
2.8	Andamento Ids durante fenomeno di autopolarizzazione per	
	$Pin=-10 \text{ dBm} \dots \dots$	16
2.9	Andamento Vgs durante fenomeno di autopolarizzazione per	
	Pin=-10 dBm	17
2.10	Andamento Ids durante fenomeno di autopolarizzazione per	
	Pin=0 dBm	18
2.11	Andamento Vgs durante fenomeno di autopolarizzazione per	
	Pin=0 dBm	19
2.12	Andamento Ids durante fenomeno di autopolarizzazione per	
	$Pin=10 \text{ dBm} \dots \dots$	21
2.13	Andamento Vgs durante fenomeno di autopolarizzazione per	~ ~
0.5.5	$P_{11}=10 \text{ dBm} \dots \dots$	22
2.14	Curva statica I-V (blu) e Ids(t) in funzione di Vds(t) al variare	
	della potenza in ingresso (arancione)	23

2.15	Zoom su curva statica I-V e $Ids(t)$ in funzione di $Vds(t)$ al	
	variare della potenza in ingresso	23
2.16	Topologia HEMT a RF	24
2.17	Andamento <i>Rds</i> alla prima armonica HEMT a RF	25
2.18	Andamento coefficiente <i>S21</i> HEMT a RF	25
2.19	Schematico utilizzato su ADS per la simulazione della Rds e	
	del parametro $S11$ (il simbolo si riferisce al modello in fig. 2.2)	26
2.20	Topologia HEMT in configurazione di switch in DC	27
2.21	Andamento della <i>Ids</i> normalizzata dello switch DC	27
2.22	Schematico dell'HEMT in DC simulato su ADS (il simbolo si	
	riferisce al modello in fig. 2.2)	27
2.23	Topologia limitatore di tensione	28
2.24	Circuito equivalente limitatore di tensione	28
2.25	Andamento tensione in uscita dal primo limitatore	29
2.26	Andamento tensione in uscita dal secondo limitatore	29
2.27	Schematico limitatore per medie potenze simulato su ADS	30
2.28	Schematico limitatore per alte potenze simulato su ADS \ldots	30
3.1	Modello utilizzato per il package 079LF	36
3.2	Topologia rettificatore low-power	38
3.3	Potenza in ingresso al rettificatore low-power	38
3.4	RF-to-DC efficiency rettificatore low-power	39
3.5	S11 rettificatore low-power	39
3.6	Impenza di ingresso del rettificatore low-power	40
3.7	Potenza in uscita rettificatore low-power	40
3.8	Tensione in DC all'uscita del rettificatore low-power	41
3.9	Topologia rettificatore medium-power	42
3.10	Potenza in ingresso al rettificatore medium-power	43
3.11	RF-to-DC efficiency rettificatore medium-power	44
3.12	S11 rettificatore medium-power	44
3.13	Impenza di ingresso del rettificatore medium-power	45
3.14	Potenza in uscita rettificatore medium-power	45
3.15	Tensione in DC all'uscita ingresso allo rettificatore medium-	
	power	46
3.16	Topologia rettificatore high-power	47
3.17	Potenza in ingresso al rettificatore high-power	48
3.18	RF-to-DC efficiency rettificatore high-power	48
3.19	S11 rettificatore high-power	49
3.20	Impenza di ingresso del rettificatore high-power	49
3.21	Potenza in uscita rettificatore high-power	50
3.22	Tensione in DC all'uscita ingresso allo rettificatore high-power	50

ELENCO DELLE FIGURE

4.1	Schematico circuito prima versione del sistema 52
4.2	Efficienza del sistema simulato con componenti ideali 53
4.3	Return-loss del sistema simulato con componenti ideali 53
4.4	Potenza in uscita dal sistema simulato con componenti ideali 54
4.5	Tensione in DC in uscita dal sistema simulato con componenti
	ideali
4.6	Schematico sistema simulato su ADS
4.7	Efficienza del sistema simulato con componenti reali 56
4.8	Return-loss del sistema simulato con componenti reali 56
4.9	Potenza in uscita dal sistema simulato con componenti reali . 57
4.10	Tensione in DC in uscita dal sistema simulato con componenti
	reali
4.11	Modello equivalente capacità reale
4.12	Modello equivalente induttanza reale
4.13	Versione finale del sistema 59
4.14	Circuito attivo nel primo stadio
4.15	Circuito attivo nel secondo stadio
4.16	Andento delle <i>Ids</i> della coppia TR-5 e TR-6
4.17	Andamento delle <i>Ids</i> di TR-3 e TR-4
4.18	Andamento della tensione Vgs di TR-3 64
4.19	Circuito attivo nel terzo stadio
4.20	Efficienza del sistema finale
4.21	Efficienza complessiva del sistema finale
4.22	Return-loss del sistema finale
4.23	Return-loss misurata alla porta di ingresso del sistema finale . 67
4.24	Impedenza di ingresso complessiva del sistema finale 68
4.25	Potenza in uscita dal sistema finale
4.26	Potenza complessiva in uscita dal sistema finale 69
4.27	Tensione DC in uscita dal sistema finale
4.28	Tensione DC complessiva in uscita dal sistema
4.29	Schematico sistema finale simulato su ADS
4.30	Efficienze per l $10=30$ nH $\ldots \ldots \ldots \ldots \ldots \ldots 72$
4.31	Return-loss per l10=30 nH $\ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots 72$
4.32	Efficienze per RF chocke simmetrici (l10=l9=62 nH) 73
4.33	Return-loss per chocke simmetrici $(110=19=62 \text{ nH})$ 73
4.34	Circuito utilizzato su ADS per la simulazione envelope 75
4.35	Andamento Pin simulazione envelope fra secondo e primo sta-
	dio
4.36	Andamento efficienza simulazione envelope fra secondo e pri-
	mo stadio

4.37	Andamento Vout in continua simulazione envelope fra secondo	
	e primo stadio	77
4.38	Andamento Pin simulazione envelope fra terzo e primo stadio	77
4.39	Andamento efficienza simulazione envelope fra terzo e primo	
	stadio	78
4.40	Andamento Vout in continua simulazione envelope fra terzo e	
	primo stadio	78
4.41	Andamento Pin simulazione envelope fra terzo e secondo sta-	
	dio	79
4.42	Andamento efficienza simulazione envelope fra terzo e secondo	
	stadio	79
4.43	Andamento Vout in continua simulazione envelope fra terzo e	
	secondo stadio	80
4.44	Potenza in ingresso agli stadi durante simulazione envelope	
	transizione terzo-secondo stadio	81
4.45	Potenza in ingresso agli stadi simulata tramite harmonic ba-	
	lance	81
4.46	Andamento Pin seconda simulazione envelope fra terzo e se-	
	$condo \ stadio \ \ \ldots $	82
4.47	Andamento efficienza seconda simulazione envelope fra terzo	
	e secondo stadio	82
4.48	Andamento Vout in continua seconda simulazione envelope fra	
	terzo e secondo stadio	83
4.49	Potenza in ingresso agli stadi durante seconda simulazione	
	envelope transizione terzo-secondo stadio	83
۳ 1	T , , 11 1	00
5.1		86
5.2	Lato bottom del pcb	87

Elenco delle tabelle

3.1	Parametri modello SPICE SMS7630	35
3.2	Parametri modello SPICE SMS7621	35
3.3	Parametri modello SPICE HSMS282x	35
4.1	Dimensioni e valori componenti del sistema finale	60

Bibliografia

- A. S. Cardoso et al., "Evaluating the Effects of Single Event Transients in FET-Based Single-Pole Double-Throw RF Switches" in *IEEE TRANSACTIONS ON NUCLEAR SCIENCE*, VOL. 61, NO. 2, APRIL 2014.
- [2] Hidetoshi Ishida et al., "A High-Power RF Switch IC Using AlGaN/GaN HFETs With Single-Stage Configuration" in *IEEE TRANSACTIONS* ON ELECTRON DEVICES, VOL. 52, NO. 8, AUGUST 2005.
- [3] Walter R. Curtice, "A MESFET Model for Use in the Design of GaAs Integrated Circuits" in *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, VOL. MTr-28, NO. 5, MAY 1980.
- [4] Marco Fantuzzi et al., "Large Signal Rectifier Characterization for Simultaneous Data and Power Transfer", 2016 *IEEE*.
- [5] José Antonio Estrada et al, "RF-Harvesting Tightly Coupled Rectenna Array Tee-Shirt With Greater Than Octave Bandwidth" in *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, 2020.
- [6] Pengde Wu et al, "A Wide Dynamic Range Rectifier Array Based on Automatic Input Power Distribution Technique" in *IEEE MICROWA-VE AND WIRELESS COMPONENTS LETTERS*, VOL. 30, NO. 4, APRIL 2020.
- [7] Xiaoyu Wang et al, "Rectifier Array With Adaptive Power Distribution for Wide Dynamic Range RF-DC Conversion" in *IEEE TRANSAC-TIONS ON MICROWAVE THEORY AND TECHNIQUES*, VOL. 67, NO. 1, JANUARY 2019.
- [8] Alessandra Costanzo, "Corso Di Sistemi Energeticamente Autonomi a RF LM"

Ringraziamenti

Alla mia famiglia, che mi è sempre stata vicina e che mi ha aiutato a superare tutte le ansie e le preoccupazioni durante questo percorso. Un sentito grazie alla Prof.ssa Costanzo che mi ha fatto amare questa materia e grazie anche a Giacomo, correlatore di tesi, per il suo supporto costante e le sue dritte indispensabili.