

ALMA MATER STUDIORUM · UNIVERSITÀ DI BOLOGNA

CAMPUS DI CESENA

SCUOLA DI INGEGNERIA E ARCHITETTURA

CORSO DI LAUREA MAGISTRALE IN

INGEGNERIA ELETTRONICA E TELECOMUNICAZIONI PER LO SVILUPPO SOSTENIBILE

**PROGETTO E REALIZZAZIONE DI UN
SISTEMA DI TEST PER SENSORI A
EFFETTO HALL A BANDA LARGA**

TESI IN

ELETTRONICA DEI SISTEMI DIGITALI

RELATORE

PROF.
ALDO ROMANI

CORRELATORE

DOTT.
MARCO CRESCENTINI
DOTT.SA
GIULIA LUCIANI

PRESENTATA DA

PAOLO ALBERTI

SESSIONE II · APPELLO I

ANNO ACCADEMICO 2014/2015

Don't Cry Because It's Over,

Smile Because It Happened!

Dr. Seuss

Keywords

Hall Effect

Current Sensing

Test Circuits

Current Generator

1 MHz Bandwidth

Sommario

Introduzione	1
1. Sensore ad Effetto Hall	2
1.1. Effetto Hall	2
1.2. Principi di Funzionamento del Sensore	4
1.2.1. Offset Intrinseco	5
1.2.2. Interferenza Magnetica	7
1.3. Applicazioni	8
2. Sensore Hall STM KC36xA	10
2.1. Schema a Blocchi	10
2.1.1. Circuito di Polarizzazione	11
2.1.2. Generazione delle Fasi	12
2.1.3. Sistema di Lettura	12
2.2. Tipi di Sensore	14
2.2.1. KC36AA	14
2.2.2. KC36BA	15
2.2.3. KC36CA	15
2.3. Funzionamento e Prestazioni Attese	16
3. Test Funzionali	17
3.1. Setup Test Funzionali su singoli blocchi circuitali	17
3.1.1. Circuito di polarizzazione	18
3.1.2. Circuito di Read-Out	20
3.1.3. Polarizzazione e Read-Out con sensore Hall esterno	21
3.2. Risultati Test Funzionali Singoli Blocchi Circuitali	22
3.2.1. Circuito di Polarizzazione	22
3.2.2. Circuito di Read-Out	27
3.2.3. Polarizzazione e Read-Out con sensore Hall esterno	28
3.3. Setup Test Funzionale Globale su KC36AA	28
3.4. Risultati Test Funzionale Globale	30
3.5. Ricerca del Setup Stabile	32
3.5.1. Sistema di Acquisizione dati	32
3.5.2. Generazione della Corrente di Test	40
3.5.3. Generazione Segnali di Clock	41
3.5.4. Microcontrollore	42

4. Progettazione Schede di Test.....	43
4.1. Ambiente di Progettazione	43
4.2. Scheda Principale	44
4.2.1. Schematico	44
4.2.2. Layout	58
4.3. Scheda Secondaria.....	67
4.3.1. Generatore di Corrente di Potenza	68
4.3.2. Generatore di Corrente ad Alta Frequenza	72
4.3.3. Schematico	73
4.3.4. Layout	79
4.4. Socket IC189 STM.....	88
5. Test Finali	91
5.1. Collaudo Schede di Test.....	91
5.1.1. Scheda Principale.....	91
5.1.2. Scheda Secondaria	92
5.2. Impostazione dei Test Finali	93
5.3. Risultati Test Finali	96
5.4. Problemi Riscontrati sul Chip KC36.....	98
5.4.1. Segnale Sync	98
5.4.2. Offset Non Indipendente	98
5.4.3. Un Core Non Funzionante	99
5.4.4. Segnale di Clock Sensibile.....	99
Conclusioni	101
Appendice A	102
Appendice B.....	104
Indice delle Figure	105
Bibliografia	109
Ringraziamenti.....	111

Introduzione

Un ambito di largo interesse nel campo dell'elettronica, è quello delle misure di corrente a larga banda, in cui la richiesta per sistemi a basso costo è aumentata sensibilmente nel corso del tempo. La causa di questo interessamento è dovuto al più frequente utilizzo di sistemi *switched power* ad alta frequenza, che necessitano di sensori di correnti isolati e ad alte prestazioni.

Dispositivi molto interessanti a tale scopo sono i sensori a effetto Hall, in quanto facilmente integrabili in tecnologie CMOS standard. Allo stato attuale non esistono soluzioni basate su sensori Hall CMOS che permettono di effettuare *sensing* oltre i 200 KHz di frequenza ottenendo discreti risultati anche ad alte ampiezze [5] [6].

L'intero lavoro prende in considerazione un sensore di nuova generazione per le misure di corrente, capace di raggiungere prestazioni oltre lo stato dell'arte: fino a 1 MHz di larghezza di banda e 7 Arms di ampiezza [5] [6]. Il dispositivo è stato realizzato dall'Università di Bologna in collaborazione con STmicroelectronics, finanziatore del progetto e produttore di diversi prototipi.

Da ciò ne deriva la richiesta di un sistema per la caratterizzazione, la verifica delle prestazioni e dei limiti del sensore. L'elaborato presentato vede, quindi, come obiettivo la creazione di un setup stabile per effettuare misure sui chip prodotti.

Partendo dallo studio di fattibilità, della componentistica necessaria e dei compromessi per mantenere i costi, si giunge ad una soluzione flessibile e adatta alle misurazioni richieste.

L'elaborato partirà con una introduzione sugli effetti fisici e la descrizione del componente fondamentale, passando a test funzionali effettuati su setup provvisori atti a ottenere informazioni basilari per la prosecuzione del lavoro. Infine verranno concepite e realizzate due schede a circuiti stampati per rispondere alle esigenze di progetto.

1. Sensore ad Effetto Hall

Prima di scendere nel dettaglio implementativo è necessario introdurre brevemente i principi fisici fondamentali che caratterizzano i sensori ad effetto Hall.

1.1. Effetto Hall

L'effetto Hall venne scoperto nel 1879 dal fisico statunitense Edwin Hall, durante alcuni esperimenti di fisica che prevedevano l'utilizzo di sottili fogli d'oro. Tale effetto si verifica su conduttori elettrici, oppure su semiconduttori, attraversati da una corrente di polarizzazione ed immersi in un campo magnetico incidente perpendicolarmente ad essi. In tali condizioni i portatori di carica, mossi dalla corrente applicata, subiscono una forza di Lorentz ortogonale alla velocità degli elettroni ed al campo magnetico, descritta dalla formula:

$$\vec{F} = q\vec{v} \times \vec{B} \quad \text{Eq. 1.1}$$

dove q è la carica dell'elettrone, v la velocità degli elettroni e B il campo magnetico.

In condizioni di assenza di campo magnetico i portatori maggioritari seguono un percorso approssimativamente diretto in linea di vista, a meno di impurità del materiale o urti con fononi. Soggetti ad un campo magnetico perpendicolare, i portatori invece deviano il loro corso sul conduttore creando un accumulo di carica su un lato del materiale ed una corrispondente carica uguale ed opposta sull'altro lato. Questa asimmetria nella distribuzione delle cariche risulta, perciò, in un campo elettrico e una conseguente differenza di potenziale tra i due estremi.

Considerando un elemento di Hall quadrilatero, come in Figura 1.1, sull'asse x viene applicata la corrente di polarizzazione, mentre sui lati dell'asse y è possibile misurare la cosiddetta tensione di Hall, generata dallo spostamento di cariche deviate dal campo magnetico incidente nella stessa direzione dell'asse z . La forza di Lorentz sopra descritta segue la regola della mano destra, ossia i portatori sono deviati in modo perpendicolare sia alla corrente che al campo magnetico.




Figura 1.1 Conduttore elettrico soggetto ad effetto Hall

La tensione così misurata è proporzionale alla corrente fornita i e all'intensità di campo magnetico B .

Per qualsiasi tipo di materiale, in particolar modo in caso di elementi costituiti da metallo, dove viene considerato come unico portatore l'elettrone, la tensione di Hall può essere espressa tramite la seguente formula semplificata:

$$V_H = R_H \frac{iB}{d} \quad \text{Eq. 1.2}$$

dove d è lo spessore del conduttore e R_H è il coefficiente di Hall, definito in forma abbreviata come:

$$R_H = \frac{G \cdot r_H}{nq} \quad \text{Eq. 1.3}$$

dove n è la densità dei portatori di carica, G è un fattore geometrico, mentre r_H è la resistenza di Hall [2].

Gli elementi di Hall più utilizzati sono formati da materiale semiconduttore, le cui caratteristiche si differenziano non tanto nel principio di funzionamento, ma piuttosto nella mobilità dei portatori.

Nei metalli infatti si ha un'alta concentrazione di soli elettroni, che portano alla generazione di tensioni di Hall piuttosto ridotte. Viceversa nei semiconduttori sono presenti entrambi i portatori di carica, elettroni e lacune, che subiscono la forza e partecipano alla formazione di un potenziale ai capi del materiale, più sostanzioso rispetto al primo caso.

1.2. Principi di Funzionamento del Sensore

Imponendo ad un determinato elemento di Hall una corrente di polarizzazione fissa e nota i , si ottiene che la tensione di Hall è funzione solamente del campo magnetico. Se ad esempio si desidera utilizzare il dispositivo come sensore di corrente, è sufficiente porlo a distanza nota dal conduttore in cui scorre la grandezza in oggetto, la quale genera un campo magnetico proporzionale all'intensità della stessa [3]. Prendendo come esempio la legge di Ampere specifica per conduttori cilindrici di lunghezza infinita si trova che:

$$B = \frac{\mu_0 I}{2\pi r} \quad \text{Eq. 1.4}$$

dove μ_0 è la permeabilità magnetica del vuoto ed r è la distanza dal conduttore percorso dalla corrente I .

Se si uniscono le precedenti formule (Eq. 1.2 ed Eq. 1.4):

$$V_H = R_H \frac{i \mu_0 I}{d 2\pi r} \quad \text{Eq. 1.5}$$

si giunge facilmente alla conclusione che la tensione di Hall è direttamente proporzionale alla corrente che si desidera misurare, a meno di alcune costanti moltiplicative.

I sensori ad effetto Hall prevedono una grande sensibilità alla variazione di corrente, correlata ad una reattività elevata applicata a sensori di spessore molto ridotto. Possiedono inoltre la capacità di effettuare misure di correnti a bande maggiori, rispetto ad altri tipi di sensori. I vantaggi nell'utilizzare questi dispositivi come sensori di corrente spaziano dall'eccellente precisione, ai brevi tempi di risposta e all'isolamento tra l'ingresso e l'uscita.

Le principali sorgenti di errore a cui bisogna far fronte nella progettazione di questo tipo di dispositivi riguardano l'offset intrinseco, che potrebbe superare sostanzialmente il valore di tensione di Hall, gli stress meccanici derivati dai processi di produzione ed infine le interferenze generate dai campi magnetici di modo comune. Questi problemi saranno analizzati con maggior dettaglio in seguito.

1.2.1. Offset Intrinseco

L'offset di un sensore può essere modellato come un ponte resistivo con quattro nodi (Figura 1.2), dove idealmente tutti i valori di resistenza sono identici. Nel caso reale le non idealità del materiale portano ad uno sbilanciamento associabile ad uno scostamento ΔR . Questo avviene anche in assenza di campo magnetico e ciò è visibile come una tensione di offset sommata al segnale vero.




Figura 1.2 Modello semplificato di Sensore ad Effetto Hall

Tale sbilanciamento può essere causato dalla non uniformità del drogaggio del semiconduttore, dalla presenza di impurità nel materiale, oppure dall'effetto piezoresistivo dovuto agli stress meccanici derivanti dai processi di produzione. [2]

In questo caso potrebbe essere deteriorata la qualità della misura, in quanto la tensione di offset può assumere valori importanti, addirittura di un ordine di grandezza superiore alla tensione di Hall. È facile intuire che se queste ultime assumessero valori al di sotto del mV, la misura risulterebbe notevolmente degradata, considerando che l'offset può raggiungere anche 10 o 20 mV.

Per ovviare a tale problema, o comunque limitare l'entità dell'errore, possono essere applicate diverse tecniche di misura; le più importanti, che risultano essere quindi le soluzioni maggiormente efficaci, sono:

- Replica e rotazione del sensore di 90°
- Applicazione della tecnica dello *Spinning Current*.

Nel primo caso, una copia identica del sensore viene posta a breve distanza dal primo, in modo da misurare la stessa grandezza, ma ruotata rispetto all'asse z di 90° . In questa maniera i difetti dovuti ai processi di produzione vengono ovviati mediando le misure tra i due sensori.

La tecnica dello *Spinning Current*, invece, consiste nel modificare periodicamente il verso e la direzione della corrente di polarizzazione, e misurare la tensione generata sui punti perpendicolari [4]. Si prenda come riferimento, ad esempio, la Figura 1.3, creata per un sensore Hall a croce: la misura viene divisa in quattro fasi, la prima delle quali vede iniettata la corrente di polarizzazione nell'asse orizzontale, e la tensione misurata sugli altri due poli. Nella fase successiva si ruota in senso antiorario il verso della corrente, cioè la si imprime nel verso verticale, catturando quindi la tensione sui lati rimanenti. Ruotando nuovamente il senso della corrente si giunge alla terza fase, caratterizzata da valore di tensione negativo rispetto alla prima fase, se misurata nella stessa direzione. Ugual ragionamento è ripetuto per l'ultima fase.




Figura 1.3 Tecnica dello Spinning Current

La grandezza sottoposta a misura è naturalmente il campo magnetico, applicato ortogonalmente al sensore, che perciò produce ovviamente sempre gli stessi effetti, considerando un sensore ideale e quindi simmetrico. Mediando quindi i quattro valori si riduce l'entità dell'offset di circa 200 ordini di grandezza, ottenendo un segnale significativamente migliore, per cui si introduce un ritardo nelle misure consecutive. I maggiori tempi di elaborazione determinano inoltre una limitazione di banda misurabile.

1.2.2. Interferenza Magnetica

Per interferenza magnetica si intendono tutti i campi magnetici circostanti che potrebbero causare un'erronea valutazione della misura in oggetto. In tale categoria ricade, ad esempio, il campo magnetico terrestre, il quale provoca un offset nella misura, andandosi a sommare con la grandezza in esame. Ad ogni modo, le soluzioni costruttive permettono di avere apporti estremamente ridotti per questo tipo di interferenza. Tenendo conto che il misurando è molto più vicino al sensore, si ottiene un campo decisamente più grande di quello terrestre, che quindi non altera la misura in modo distruttivo come potrebbe fare l'offset dovuto ad imperfezioni.

Le soluzioni adottate sono simili al caso precedente per l'eliminazione dell'offset intrinseco: specchiando il sensore rispetto all'asse del conduttore, si ottiene un secondo *core* posto in maniera tale per cui il campo magnetico da misurare incida in verso opposto.

Sommando le misure effettuate sui due *core*, si ottiene un apporto inverso di campo interferente, che viene quindi soppresso, e un contributo concorde per il campo desiderato.

Nel caso di un sensore di corrente, gli elementi di Hall vengono posizionati a ridosso del conduttore del misurando, a valori di distanza e corrente di polarizzazione noti. Applicando le soluzioni appena proposte si ottengono due core di sensori composti da due elementi di Hall ciascuno. Applicando infine il lo *Spinning Current* si abbatte notevolmente il disturbo totale [4].

1.3. Applicazioni

I sensori ad effetto Hall possono essere impiegati in molteplici applicazioni, ad esempio come rilevamento di posizione angolare o come interruttori di prossimità. In questo elaborato si approfondirà solamente l'aspetto delle misure di corrente in elettronica di potenza. Tipicamente vengono impiegati in circuiti con convertitori DC-DC e driver per motori. Queste applicazioni necessitano di misure non invasive, precise ma in particolar modo senza perdite. I sensori utilizzati nel progetto rispondono ottimamente a tali richieste.

Sono in commercio numerosi modelli per il *sensing* di corrente, differenti per metodo di cattura del campo magnetico. Ad esempio i più frequenti utilizzi fanno uso di un anello di materiale magnetico che viene posto attorno al conduttore su cui effettuare la misura, in modo da forzare il campo magnetico in tale anello. Il sensore viene quindi inserito in una fessura e quindi immerso nel campo. Tale sensore è comunemente chiamato "ad anello aperto" o "a misura diretta di campo". Esistono infatti anche realizzazioni dette "ad anello chiuso" o "a compensazione di campo", dove, attorno all'anello, viene aggiunto un avvolgimento di rame pilotato da un circuito di risposta alla tensione di Hall.

Sono in commercio, inoltre, sensori di tipo integrato, dove il conduttore dell'incognita attraversa l'interno del package plastico, nel quale sono posti gli elementi di Hall. Qui le distanze tra il sensore e l'origine del campo magnetico sono in maggior misura sotto controllo. Nei sensori integrati è possibile implementare circuiti di svariato tipo per effettuare elaborazioni delle misure già all'interno del chip.

Una sotto categoria del tipo *On-Package* sopradescritti sono i più rari *On-Die*. Qui la strip di metallo si trova allo stesso livello del silicio del circuito integrato, riducendo

drasticamente le distanze con l'elemento di Hall ed eliminando la maggior parte dei disturbi esterni.

Di seguito ci si riferirà ad un sensore di tipo integrato, nello specifico *On-Die*.

2. Sensore Hall STM KC36xA

Questo lavoro di tesi è finalizzato alla verifica funzionale e alla caratterizzazione di un nuovo prototipo di sensore Hall realizzato in tecnologia CMOS ed integrato su silicio assieme a tutta l'elettronica di controllo e condizionamento del segnale. Il prototipo è realizzato da ST-Microelectronics in collaborazione con l'Università di Bologna e mira ad essere il sensore Hall in tecnologia CMOS con la banda più larga presente in letteratura e sul mercato.

A seguire verrà esposto il principio di funzionamento del sensore, descritti i blocchi costitutivi del circuito integrato ed elencate le varianti prodotte. La progettazione e lo sviluppo del sensore e del circuito integrato non rientrano in questa tesi ma la loro descrizione è necessaria per spiegare le strutture di test sviluppate e giustificare le scelte di progetto.

2.1. Schema a Blocchi

Lo schema generale del chip sviluppato presenta sostanzialmente quattro importanti blocchi funzionali interconnessi tra di loro come dimostrato successivamente nella Figura 2-1.

I blocchi fondamentali sono:

- Il circuito di Polarizzazione del Sensore;
- Il circuito di Generazione delle Fasi;
- Il Sistema di lettura.
- L'elemento di Hall

Il chip vanta una ridotta tensione di alimentazione, di soli 1.8 V, e ha la capacità di lavorare ad alte frequenze, attraverso clock esterni fino a 32 MHz. Tra le principali connessioni figura anche la tensione V_{cm} alla quale il segnale di uscita farà riferimento, utilizzandola come tensione di modo comune.




Figura 2-1 Schema a blocchi del Chip KC36xA

2.1.1. Circuito di Polarizzazione

Il circuito di polarizzazione si occupa di generare le correnti che alimentano i diversi elementi di Hall. La corrente di riferimento è generata imponendo una tensione regolata pari a 100 mV su di un pin esterno al quale è connesso un resistore discreto. In questa maniera, utilizzando un resistore di precisione o un trimmer è possibile compensare le variazioni di processo che affliggono i 100 mV generati internamente ed ottenere quindi una corrente di riferimento nota con sufficiente precisione. Dopo aver amplificato la corrente di polarizzazione, uno specchio provvede a riportarla sull'elemento di Hall per ottenere il corretto valore di polarizzazione.

Questo blocco, inoltre, gestisce lo "Spinning Current" (Paragrafo 1.2.1.) tramite una rete di switch. Questi ultimi sono abilitati da una rete combinatoria ad alta velocità. È necessario, infatti, un elevato sincronismo e rapidità di apertura e chiusura dei circuiti di polarizzazione, per ottenere una banda più ampia. Da simulazione gli switch hanno tempi di risposta di pochi nano-secondi.

2.1.2. Generazione delle Fasi

Il clock a 32 MHz fornito esternamente viene suddiviso in quattro segnali a 8 MHz da una serie di Flip-Flop. Una rete di ritardo per ogni segnale fa sì che i quattro clock non siano sovrapposti. Una rete combinatoria genera le quattro fasi che scandiscono lo stato dell'intero chip. Il blocco necessita di essere il più veloce e preciso possibile, per far sì che le altre parti del chip siano ben sincronizzate. È possibile fornire un segnale a livello logico basso sul pin di reset per riportare il sistema ad uno stato iniziale noto, il quale corrisponde alla quarta ed ultima fase. Inoltre un segnale di *Enable* decide il funzionamento del sensore, imponendo tutti i segnali a livello basso nel caso anche questo lo fosse.

Considerando che in un ciclo di lavoro ci sono quattro fasi, la frequenza dell'intero sistema è di 2 MHz. In Figura 2-2 è riportato il diagramma delle fasi generate, dove da una di queste viene estratto il segnale Sync, spiegato in seguito.




Figura 2-2 Diagramma delle fasi generate

2.1.3. Sistema di Lettura

Per raggiungere velocità elevate e una maggiore precisione si è fatto uso di due linee parallele per ogni core, costituite ognuna da un *Differential Difference Amplifier (DDA)* e un circuito sottrattore a capacità commutate. Ogni linea acquisisce in punti perpendicolari del sensore rispetto all'altra. Il DDA si occupa di amplificare di circa 25 volte il segnale acquisito, che altrimenti sarebbe troppo piccolo da elaborare, in quanto dell'ordine dei micro-Volt. È necessario disporre di un elevato prodotto Guadagno-Banda, per ottenere

un'alta velocità complessiva mantenendo il guadagno voluto. Il circuito a capacità commutate elabora il dato in uscita dal primo stadio, campionando ed eseguendo semplici operazioni di sottrazione, riportando infine la carica ad un terzo DDA che confronta i due canali e rende disponibile in uscita il dato finale, fungendo da *Sample&Hold (S&H)*. Il processo è scandito dalle fasi generate dal blocco funzionale precedente, sincronizzandosi così con la polarizzazione spaziale variabile dettata dallo *Spinning Current*. Sottraendo i segnali tra i due canali viene eliminato l'offset sulla tensione di Hall, in quanto esso non cambia polarità quando le misure sono fatte in punti ortogonali.

Grazie all'amplificazione del sistema di lettura, avente un guadagno di circa 200, il segnale definitivo raggiunge uno swing di tensione di 1.4 V, nello specifico con valori tra 0.2 e 1.6 V, partendo da una tensione di Hall di fondo scala di soli ± 3.5 mV. L'uscita è un segnale tempo-campionato perché a valle di un *S&H* e sarà perciò valida solamente in istanti determinati. Per ottenere il sincronismo è reso disponibile il segnale di *Sync*, generato da una delle quattro fasi e raffigurato in Figura 2-3, che definisce quando il segnale è valido e può essere campionato. Si tratta di un'onda quadra con duty cycle 25%, ampiezza 1.8 V e con periodo 500 ns, il cui fronte di salita scandisce la disponibilità del segnale d'uscita.




Figura 2-3 Rappresentazione del segnale di Sync correlato al segnale di uscita V_{out}

Un fattore critico nei sistemi Hall possono essere rappresentati dai *ripple* causati dalla *Charge Injection* dovuta alle commutazioni degli *switch* del sistema tra le varie fasi. Questo effetto può introdurre un errore nella misura poiché crea un offset durante il processo di *Sample&Hold*. Questo effetto è sensibilmente ridotto se il sistema lavora con un ottimo sincronismo alle fasi di *Spinning*.

2.2. Tipi di Sensore

Sono stati progettati tre diversi tipi di circuiti integrati, differenziati da una lettera di riconoscimento, per la caratterizzazione di diversi modelli di elementi di Hall. Sono stati realizzati anche le versioni di test per ogni modello, che si distingue dalla versione standard perché implementa un circuito aggiuntivo nello spazio libero del chip che permette di fare specifici test di funzionalità. Entrambi i modelli sono caratterizzati dallo stesso circuito primario, a meno del differente pin-out. La circuiteria secondaria può essere abilitata ponendo a livello logico basso il segnale di *Enable*; così facendo si ha la possibilità di operare con funzioni avanzate, per ottenere un *debug hardware* più approfondito del sistema.

Di seguito verranno elencati i modelli specificando le principali differenze che contraddistinguono i chip.

2.2.1. KC36AA

Uno dei punti deboli dei sensori ad effetto Hall è la velocità di misura, in quanto i più rapidi sistemi in commercio lavorano con segnali con frequenze massime di 100 KHz. Difatti, per l'implementazione dello Spinning nel caso di soli quattro contatti, sono necessari entrambi i circuiti di polarizzazione e di lettura per ogni nodo, raddoppiando quindi la capacità di carico del sensore. Questa soluzione pregiudica perciò la rapidità di risposta del circuito stesso, a causa della presenza di una capacità di grande entità.

È stato necessario pensare ad una nuova generazione di sensori, che possiedono il doppio dei contatti, in modo da separare i circuiti di polarizzazione e lettura, mantenendo le stesse caratteristiche funzionali. La velocità di questi sensori permettono di elaborare un segnale di frequenza pari ad 1 MHz o superiore. Nascono così gli elementi di forma ottagonali, che sfruttano otto contatti per velocizzare drasticamente l'operazione di cattura del segnale.

Questo chip contiene due core di misura, identici e replicati sui due lati della strip metallica sotto esame. Per ogni lato sono presenti due elementi di cui uno ruotato di 90° per la correzione all'offset intrinseco.

2.2.1.1. KC36AA Test

Nella versione di test è stato implementato un secondo circuito di *sensing* di corrente, per analizzare le prestazioni in termini di velocità e banda raggiungibile dal solo elemento di Hall. Il sensore qui utilizzato corrisponde a quello quadrato in commercio. Il circuito di lettura è differente dalla modalità di *switching* della versione standard, in modo da ampliare la banda fino al limite fisico del DDA utilizzato. In questo modo si possono verificare le prestazioni comparandole a quelle simulate in fase di progetto.

Le fasi operative si dimezzano in quanto è assente la tecnica dello *spinning*; il sistema di lettura opera in modo fisso su due soli contatti, e la polarizzazione viene applicata in modo alterno sui rimanenti punti dell'elemento.

2.2.2. KC36BA

Il modello B si differenzia dal precedente sostanzialmente nel numero di elementi di Hall ottagonali presenti nel chip, in quanto ogni *core* è composto da un singolo sensore. Tale scelta è stata effettuata per valutare la riduzione dell'offset in entrambi i casi. A causa della mancanza del secondo elemento è necessario adattare il circuito di polarizzazione.

2.2.2.1. KC36BA Test

L'analisi della velocità del sistema è comune ad entrambi le varianti di test dei modelli A e B.

2.2.3. KC36CA

La differenza sostanziale di questo modello vede l'implementazione di due elementi di Hall di STMicroelectronics a forma quadrata, già presente in commercio. Anche in questo caso il generatore di corrente di polarizzazione deve tenere conto della differenza di struttura.

2.2.3.1. KC36CA Test

La variante di Test C possiede, come circuito secondario, una replica esatta dei blocchi funzionali della versione standard, ma senza alcun sensore al suo interno. In questo modo si rende possibile un *debug* al singolo sistema di lettura e al singolo circuito di

polarizzazione, per assicurare che questi ultimi funzionino correttamente. Vengono infatti resi disponibili dei pin aggiuntivi per raggiungere punti intermedi di ogni blocco funzionale.

2.3. Funzionamento e Prestazioni Attese

Come già asserito nella descrizione dei blocchi, il sensore necessita di una tensione di alimentazione di 1.8V, minore della maggioranza dei dispositivi attualmente in commercio. Questo riduce anche i consumi complessivi del circuito, che si stimano al di sotto dei 20 mW. La velocità di funzionamento e le scelte progettuali del sistema permettono misure di corrente ad alta potenza ed elevata frequenza. Grazie alla spessa *strip* di rame e al *bonding* perfettamente adattato ai parametri tecnologici richiesti, si stima di poter misurare correnti fino a 7 Arms e 1 MHz.

Tra le proprietà fondamentali del sensore spicca un'elevata accuratezza, fino a 10 bit di precisione. Ciò si traduce in 1024 possibili livelli, osservati in uno swing di 1.4 V danno luogo a 1.3 mV.

Alcune delle prestazioni fondamentali del dispositivo sono la reattività di risposta, che permette una larghezza di banda di 1 MHz ed una elevata sensibilità, fino a 250 V/AT. Nei prossimi capitoli si cercherà di verificare questi valori.

3. Test Funzionali

Successivamente all'analisi del chip in esame ci si è posti l'obiettivo di testare le prestazioni del sensore e verificarne i limiti funzionali. Lo scopo del lavoro portato avanti dal gruppo di ricerca si basa sul trovare una soluzione per eseguire collaudi, che nel contempo possa essere un setup stabile, concependo tutti i controlli necessari.

Prima di passare a questa fase, però, è essenziale studiare a fondo le esigenze del chip in termini di circuiteria di controllo, sperimentando le migliori connessioni e dispositivi necessari. Inoltre i chip di test permettono l'analisi di particolari sezioni, le quali, tramite diverse sperimentazioni, permettono di comprovare il corretto funzionamento dell'intero sistema.

Il lavoro si è perciò concentrato inizialmente sulla sperimentazione e studio del chip in setup provvisori per verificare la funzionalità, per poter gettare le fondamenta per la seconda parte del lavoro che consisterà nel caratterizzare il sensore.

I test in laboratorio sono stati effettuati per mezzo dei seguenti strumenti:

- Alimentatore DC Agilent E3630A da 6V e 2.5A, $\pm 20V$ e 0.5A,
- Alimentatore DC DF1731SB $\pm 30V$ 5A,
- Alimentatore DC Keysight E3633A +8V 20A, +20V 10A,
- Generatore di funzioni HP 33120A 15MHz,
- Generatore di funzioni Agilent 33220A 20MHz,
- Oscilloscopio Tektronix TDS2024B da 200MHz e 2GS/s.

3.1. Setup Test Funzionali su singoli blocchi circuitali

In primo luogo è stato verificato che tutti i blocchi funzionali lavorassero correttamente. A tal proposito si è deciso di utilizzare la versione di Test del modello KC36CA, che concede la possibilità di analizzare ogni blocco singolarmente. Questo ha permesso di studiare a fondo il funzionamento su un circuito provvisorio realizzato su breadboard e scheda perforata, senza richiedere circuiti stampati.

Per procedere alle fasi di test è necessario conoscere il pin-out del dispositivo che si desidera collaudare, per questo viene riportato in Tabella 3-1. Per il pin-out completo si faccia riferimento al Capitolo successivo.

Tabella 3-1 Pinout KC36CA TEST

KC36CA TEST			
PIN #	Name	Name	PIN#
1	NC	NC	36
2	RDL4	RDL1	35
3	CK	RST	34
4	GND4	GND4	33
5	BIAS2	BIAS1	32
6	SYNC2	SYNC1	31
7	OFF2	OFF1	30
8	OUT2	OUT1	29
9	N-out	O-out	28
10	E-out	S-out	27
11	PRING	VCM	26
12	VDD4	VDD4	25
13	N-in	BIAS_D	24
14	E-in	OUT_D	23
15	S-in	OFF_D	22
16	O-in	EN	21
17	RDL3	RDL2	20
18	NC	NC	19

3.1.1. Circuito di polarizzazione

Sul KC36CA Test si è innanzitutto messo alla prova il circuito di polarizzazione, ponendo a livello logico basso il segnale di *Enable* che, tramite circuiterie logiche, abilita la parte di test spegnendo definitivamente la parte standard. Nella prova preliminare si verifica che lo spinning lavori alle frequenze prestabilite e che le correnti di *bias* siano imposte correttamente.

Il chip dispone di pin esterni che raffigurano i quattro contatti in uscita dal circuito di polarizzazione, al quale è necessario connettere un dispositivo che simuli il carico dell'elemento di Hall. Ad ognuno dei quattro pin è associato un nome che rappresenta la posizione rispetto ai poli del sensore, ossia Nord, Sud, Ovest ed Est. Come carico del circuito di polarizzazione è stato realizzato un ponte resistivo che ben modella un sensore Hall a 4 contatti ideale. In questo modo ad ogni fase la corrente si divide su due rami, ognuno dei quali descrive un partitore di tensione. È facilmente prelevabile il valore della tensione stessa con adeguati strumenti di misura.

Utilizzando schede millefori che si trovano in commercio, viene realizzato il semplice circuito di analisi, creando ponti con differenti valori di resistenza. Oltre agli ovvi collegamenti delle alimentazioni è necessario fornire una tensione di offset e una di riferimento, le quali determinano il punto di lavoro del sensore tramite un partitore resistivo composto da elementi uguali.




Figura 3-1 Ponte Resistivo realizzato su scheda Millefori

Per la realizzazione delle correnti di *Bias* viene collegato un resistore da 1 K Ω al pin 24, come raffigurato nello schematico di Figura 3-2.




Figura 3-2 Schematico Setup KC36CA Test

Il segnale di clock è fornito tramite il generatore di funzioni, impostando un'onda quadra con duty cycle 50%, 1.8 V di ampiezza e offset 0.9 V, per ottenere un segnale unipolare. Le prove sono effettuate con frequenze di clock differenti, per valutare la reattività del circuito e consentire una visualizzazione delle risposte più immediata e maggiormente dettagliata. In Figura 3-3 è schematizzata la configurazione degli strumenti utilizzati nel test. Per i collegamenti sono stati utilizzati cavi a banana con morsetti a coccodrillo per le alimentazioni DC, mentre dei cavi coassiali trasportano i segnali di clock e di uscita dal generatore di funzione e all'oscilloscopio, rispettivamente.




Figura 3-3 Configurazione degli strumenti nel Setup del KC36CA Test

3.1.2. Circuito di Read-Out

Come già asserito precedentemente la versione di Test rende disponibile il blocco di lettura singolarmente senza interconnessioni. È necessario quindi simulare la cella di Hall in modo da verificare che il circuito risponda correttamente alle sollecitazioni.

La soluzione adottata per la prova precedente non è adatta a questo caso, poiché le tensioni generate ai nodi non sono coerenti con i valori che si desidera ottenere. Le tensioni di Hall che il sensore fornisce sono nell'ordine dei mV o meno e riferite ad un valor medio costante di 0.9 V. Si necessita perciò di una soluzione adatta allo scopo. Una possibilità è quella di introdurre un partitore di tensione formato da tre elementi resistivi, che partizionano la tensione di alimentazione. Si impostano due differenti valori di resistenze: agli estremi sono

collocati componenti nell'ordine dei $K\Omega$, mentre la resistenza intermedia è di entità ridotta rispetto alle precedenti, ottenendo così una piccola caduta nell'intorno di $V_{dd}/2$.




Figura 3-4 Rappresentazione del partitore resistivo realizzato su Millefori

Il valore esatto delle prime due resistenze è di $6.8\text{ K}\Omega$ mentre la terza è di $10\text{ }\Omega$. Si ottiene per cui una resistenza serie equivalente di $13.61\text{ K}\Omega$ sulla quale scorre una corrente di $132\text{ }\mu\text{A}$, causata dalla tensione di alimentazione di 1.8V . Infine le cadute sui resistori sono rispettivamente 0.899 V e 1.32 mV . Quest'ultimo valore di tensione, V_{AB} , viene posto sull'ingresso del circuito di lettura tra i nodi Nord e Sud e nuovamente tra i nodi Est e Ovest, rispettivamente ai pin 13 – 15 e 16 – 14 di Figura 3-2.

3.1.3. Polarizzazione e Read-Out con sensore Hall esterno

Nel terzo e ultimo test in configurazione provvisoria si desidera interconnettere entrambi i circuiti di polarizzazione e di Read-Out tra di loro. Per ottenere questa configurazione valgono le stesse considerazioni dei i setup precedenti, per cui si necessita di un elemento che interconnetta e traduca l'informazione tra i due blocchi funzionali. La soluzione più opportuna è rappresentata da un sensore Hall implementato in un altro package, senza alcun circuito di supporto. Il sensore è lo stesso modello quadrato incluso nel circuito standard del KC36CA, dove sono stati eseguiti test di funzionamento precedenti.

Per la creazione del setup si è fatto uso di una Breadboard sulla quale sono stati posizionati i due chip SMD saldati su degli adattatori. In Figura 3-5 è visibile la configurazione creata: in alto il sensore Hall, in basso il KC36CA Test, mentre in alto a destra sono posizionati i resistori di potenza per limitare la corrente sulla strip metallica. Il resto dei resistori visibili sono le resistenze di *Bias* o formano i partitori necessari alla V_{off} .




Figura 3-5 Setup KC36CA Test su Breadboard interconnesso a Sensore Hall quadrato

3.2. Risultati Test Funzionali Singoli Blocchi Circuitali

3.2.1. Circuito di Polarizzazione

3.2.1.1. Ponte a 3.3 K Ω

Per effettuare la misura si posiziona il puntale dell'oscilloscopio sul nodo Nord, riferendola a massa. Nell'ipotesi che la prima fase corrisponda alla polarizzazione sul punto Nord, la tensione assume il valore massimo possibile. Siccome la resistenza equivalente del ponte è 3.3 K Ω se si forzasse la corrente a 1 mA si dovrebbe ottenere una caduta di 3.3 V. Questo non è ovviamente possibile, in quanto superiore al valore di alimentazione. Perciò su Nord viene applicata $V_{dd} = 1.8$ V attraverso il canale di un MOS, come schematizzato in Figura

3-6, mentre la corrente è limitata dall'alto valore di resistenza utilizzato sul ponte, senza raggiungere il valore nominale. In figura è mostrato il processo di polarizzazione applicato al ponte resistivo creato. I nodi ortogonali sono lasciati flottanti in quanto fungono da punti su cui effettuare la misura.




Figura 3-6 Schematizzazione della fase di polarizzazione del sensore

Nella fase successiva viene fornita la corrente a partire dal nodo Est verso il nodo Ovest, perciò questa si divide sui due rami del ponte; su ogni ramo è presente un partitore di tensione che dimezza il valore a 0.9 V. Nel terzo caso, imponendo la corrente da Sud, il nodo Nord è forzato a massa.

Le misure confermano le ipotesi appena effettuate, come è chiaramente visibile nella Figura 3-7, dove le tensioni assumono valori pari a circa 1.8 V, 0.9 V e 0 V. Il clock è impostato a 1 KHz, visibile sul CH1 dell'oscilloscopio, mentre sui rimanenti canali sono visibili le tensioni provenienti dal ponte resistivo. Il motivo per cui la tensione non raggiunge mai esattamente il valore di 0 V è facilmente spiegabile considerando che il nodo non è

connesso direttamente a massa, ma lo è attraverso il canale di due transistor MOS che fungono da interruttori aperti.

Infine dalla figura è facile notare il corretto funzionamento delle fasi, che mutano esattamente ogni quattro periodi, come atteso dall'analisi effettuata nel paragrafo 3.1.1.




Figura 3-7 Rappresentazione delle fasi di Bias a 1KHz per un ponte a 3.3K Ω - Giallo: Clock; Viola: Nord; Verde:Est

Le costanti di tempo presenti sul circuito determinano il limite di misura in frequenza. L'impedenza di ingresso della sonda influenza in modo evidente le forme d'onda che si desiderano misurare. Le costanti di tempo $\tau = RC$ si formano aggiungendo capacità al nodo di misura, provocando effetti simili ad un filtro passa-basso. In Figura 3-8 è possibile notare come già fornendo un clock a 1 MHz le tensioni vengono distorte, a causa della carica e scarica della capacità della sonda.




Figura 3-8 Rappresentazione delle fasi di Bias a 1MHz per un ponte a 3.3K Ω - Giallo: Clock; Viola: Nord; Verde: Est

3.2.1.2. Ponte a 470 Ω

Riducendo i valori di resistenza del ponte il circuito di polarizzazione non raggiunge più la saturazione. In questo modo è possibile stimare il valore di corrente impresso, misurando la tensione sui nodi. Inoltre, diminuendo R si riducono anche le costanti di tempo, rendendo possibile una misura al massimo della frequenza con cui lavora il generatore di funzioni, ossia 20 MHz.




Figura 3-9 Rappresentazione delle fasi di Bias a 15MHz per un ponte a 470 Ω - Giallo: Clock; Viola: Nord; Verde: Est

Dalle misure raffigurate in Figura 3-9 si ottengono i seguenti valori di tensione al nodo Nord:

- Fase 1: la corrente viene impressa da Nord, e tale nodo connesso a $V_{dd} = 1.8\text{ V}$;
- Fase 2: la corrente è applicata ortogonalmente e il nodo Nord vede una caduta di

$$V_N = V_{dd} - R \cdot \frac{I}{2} \cong 1.5V \quad \text{Eq. 3.1}$$

- Fase 3: la corrente è impressa da Sud e la caduta a Nord è

$$V_N = V_{dd} - 2 \cdot \left(R \cdot \frac{I}{2} \right) \cong 1.2V \quad \text{Eq. 3.2}$$

- Fase 4: ripetizione della fase 2.

Dove R è un singolo resistore del ponte del valore di $470\ \Omega$, mentre I è la corrente di polarizzazione idealmente di 1 mA .

Dalla misura di tensione si stima che la corrente di *Bias* sia un 20% superiore al valore nominale:

$$I_{bias} = \frac{V_M - V_m}{R} = \frac{1.8 - 1.2}{470} = \frac{0.6}{470} \cong 1.2mA \quad \text{Eq. 3.3}$$

Questa discrepanza potrebbe essere dovuta alla non idealità del resistore applicato al circuito di polarizzazione, il quale porterebbe lo specchio a generare una corrente più elevata. Il componente discreto ha, in effetti, una tolleranza sul valore vero del 10%. Oppure il chip potrebbe non generare perfettamente 100 mV , sul quale si ha circa un 10% di incertezza sul risultato. Inoltre potrebbe esserci un eventuale errore del 5% sul guadagno degli specchi che si occupano di ricopiare la corrente. Si può agire sul valore di resistenza applicata, utilizzando componenti di precisione oppure variabili, per cercare di compensare gli errori.

3.2.2. Circuito di Read-Out

Le misure in questo setup rivelano una tensione costante sul nodo di uscita del chip. Il circuito infatti, tramite la tecnica di spinning, effettua quattro misure differenziali su nodi opposti del sensore Hall, con posizioni ortogonali rispetto alle correnti di polarizzazione. Assumendo che lo spinning delle correnti di polarizzazioni parta dal nodo Nord e prosegua in senso orario, col susseguirsi delle fasi, il circuito di read-out esegue la prima misura su Est proseguendo allo stesso verso.

Nell'impostazione di questo test il circuito misura lo stesso valore di tensione di 1.32 mV quattro volte, con segno variato in base al verso di lettura. Tra questi valori vengono effettuate operazioni di sottrazione per l'eliminazione dell'offset, e ne risulta un valore fisso a 1.06 V, raffigurato in Figura 3-10.




Figura 3-10 Tensione sul nodo di uscita del circuito di Read-Out

Il circuito ha aggiunto perciò $1.06 - 0.9 = 0.16$ V alla tensione di riferimento di 0.9 V. Questo si traduce in una tensione di Hall fittizia di $0.16 / 200 = 800$ μ V, considerando il guadagno di 200 dello stadio di uscita. La tensione fornita in ingresso era invece 1320 μ V, perciò si ottiene un errore di $1320 - 800 = 520$ μ V. Questa discrepanza è troppo ridotta per poterla associare al circuito di Read-Out, ma con più probabilità è un errore di misura derivato dagli strumenti utilizzati. Si rende necessario un setup più accurato per questo tipo di misure.

3.2.3. Polarizzazione e Read-Out con sensore Hall esterno

Le prove sperimentali dimostrano che il circuito di polarizzazione si interfaccia perfettamente con il sensore Hall, e che quest'ultimo genera correttamente le tensioni di riferimento in ingresso al sistema di lettura. Purtroppo, come già notato nei test precedenti, il sistema di misura non è adatto alle frequenze utilizzate, perciò i segnali sono distorti e non utilizzabile per effettuare stime sul funzionamento del chip con maggiore accuratezza. Il setup utilizzato, inoltre, è estremamente soggetto a disturbi, con molta probabilità esterni, e ad accoppiamenti capacitivi tra i segnali di controllo, il che rende i risultati non affidabili. Per misure più precise si rimanda alla sezione successiva.

3.3. Setup Test Funzionale Globale su KC36AA

Successivamente aver constatato che i blocchi funzionali lavorino correttamente, è stata predisposta una configurazione provvisoria con il chip KC36AA versione standard, per verificare che il sistema, nel suo completo, rispondesse correttamente alle sollecitazioni esterne.

Innanzitutto è stata pensata una soluzione rapida e funzionale per la generazione di una corrente DC nota da porre in ingresso al sistema. La strip metallica all'interno del chip è equivalente ad un semplice carico a bassa resistenza, dell'ordine di qualche $m\Omega$. Si è deciso di aggiungere resistenze di potenza di valore noto in serie collegate direttamente ad un alimentatore di tensione DC. Misurando la caduta di potenziale direttamente sui resistori è facile stimare la corrente impressa, nell'ipotesi che la resistenza del resistore sia molto superiore a quella della strip di rame on-chip.

Tramite un socket di test, fornitoci da STM, e illustrato nel capitolo successivo, è possibile testare diversi chip aprendo un meccanismo a molla e sostituendo l'integrato. Il socket è montato su un adattatore che permette interconnessioni con una breadboard. Su quest'ultima sono stati implementati tutti i circuiti ausiliari per il funzionamento del sistema. Un partitore di tensione creato con un trimmer, permette di impostare una tensione di offset aggiustabile, e un amplificatore operazionale, connesso in modalità buffer, mantiene il punto di lavoro stabile nel caso il nodo da pilotare assorba o ceda corrente. La tensione di modo comune V_{CM} è impostata alla stessa maniera. In Figura 3-11 è rappresentato lo schematico a blocchi dei collegamenti effettuati.




Figura 3-11 Schematic Setup KC36AA Standard

La frequenza del clock è stata ridotta di un fattore mille rispetto al valore nominale di funzionamento, ovvero 32 KHz invece di 32 MHz, in modo da semplificare le misure e limitare gli effetti di carico degli strumenti usati. Il setup dei collegamenti agli strumenti è schematizzato in Figura 3-12.




Figura 3-12 Setup Strumentazione per Test su KC36AA

Nella Figura 3-13 è mostrato il setup provvisorio realizzato su breadboard nel quale è possibile notare al centro il sensore alloggiato nel socket. I collegamenti usati prevedono cavi coassiali per il trasporto del Clock e dell'uscita, con un morsetto che connette la maglia esterna alla massa del circuito. Le alimentazioni sono portate tramite i connettori a banana visibili sulla destra, mentre la corrente da misurare è immessa tramite i resistori di potenza di sinistra e ritorna sulla massa dell'alimentatore tramite il cavo blu a destra, attraversando il chip.




Figura 3-13 Foto del Setup provvisorio per il KC36AA

3.4. Risultati Test Funzionale Globale

Vengono effettuate diverse misure sul setup provvisorio, del segnale di uscita del dispositivo e del segnale di Sync, attraverso l'oscilloscopio. Di seguito vengono espone due acquisizioni tra le più importanti.




Figura 3-14 Risultati dal test su KC36AA - Nessuna Corrente Impressa - Giallo: OUT, Azzurro: Sync, Verde: Clock




Figura 3-15 Risultati dal test su KC36AA - Impresso 500 mA - Giallo: OUT, Azzurro: Sync, Verde: Clock

In Figura 3-14 e Figura 3-15 sono raffigurati i segnali ottenuti in due misure differenti. Le due misure sono state effettuate sullo stesso canale di uscita, la prima con corrente nulla e nel secondo caso è forzata una corrente DC di 500 mA. La risposta del sensore è correttamente visibile nella differenza di tensione tra i due risultati. In questo caso il verso della corrente impressa è tale da provocare una diminuzione della tensione di uscita, ma l'informazione da verificare è la differenza dal caso a vuoto. Si ottiene che il segnale si muove di 40 mV a causa di una corrente di 500 mA. Considerando che il sensore è progettato per misurare fino a 7 Arms, la tensione massima in uscita avrà valore 1.6 V,

ossia 0.7 V maggiore del valor medio 0.9 V. Con una semplice proporzione è immediato notare che la risposta è in linea con ciò che ci si aspettava.

Da un'ulteriore analisi dei grafici appena esposti si possono notare, nuovamente, il mutare delle fasi rispecchiato all'uscita. Come già asserito, infatti, il segnale di Sync permette di selezionare il dato nel momento in cui esso è disponibile all'uscita del S&H; sarebbe necessario, per cui, selezionare i campioni singolarmente. In questa immagine, per mostrare l'intero andamento del segnale, viene mostrato tutto lo *stream* in un periodo di tempo, dal quale sono visibili alcuni fenomeni previsti in fase di progetto. Uno di questi è il *Charge Injection* che avviene tra la fase di *Sample* e la fase di *Hold*, ossia il piccolo avvallamento appena il Sync ritorna a livello basso. La seconda previsione riguarda l'offset indotto dal *ripple*, visibile confrontando i livelli di tensione tra una fase di *Hold* e la successiva.

Sommato a questi due effetti, si nota come il rumore introdotto dalle non idealità della misura influisca sensibilmente sui risultati. Per questo motivo i dati appena esposti concedono solo una visualizzazione indicativa della funzionalità del sistema: per una maggiore accuratezza è necessario fare affidamento su strumentazione più precisa e su un setup creato ad hoc, eventualmente su PCB e appoggiandosi a circuiti secondari con elevate prestazioni.

3.5. Ricerca del Setup Stabile

Le considerazioni fatte durante le prove sperimentali provvisorie hanno gettato le basi per la ricerca di una eventuale configurazione stabile. Innanzitutto si vuole utilizzare una scheda stampata per l'implementazione dei circuiti di supporto al chip. Dopodiché ci si focalizza sulle caratteristiche fondamentali che il PCB deve necessariamente avere.

3.5.1. Sistema di Acquisizione dati

Una prima considerazione è possibile analizzando il segnale atteso V_{OUT} . Come già constatato proviene dall'uscita di un S&H, il che implica che sia campionato nel tempo ma non nei valori. Il sincronismo è assicurato dai fronti di salita del segnale Sync, che discriminano il centro del periodo in cui il segnale è disponibile alla campionatura. Tale periodo è lungo 250 ns, il che si traduce in un tempo residuo, dopo al fronte, di soli 125 ns per effettuare l'operazione di cattura del dato. Il segnale ha una periodicità di 500 ns, per

cui è necessario campionare ad almeno 2 MS/s, ma il tempo in cui il dato è disponibile rimane un vincolo non indifferente.

Il sistema di lettura interno al KC36 ha 10 bit di precisione, equivalenti a 1024 livelli, distribuiti in 1.4 V di *swing* disponibile, si ottiene che il sistema discrimina, idealmente, 1.36 mV.

Il problema principale si rivela essere la necessità di un sistema che sia abbastanza veloce, per raggiungere frequenze di campionamento elevate, e che nel contempo abbia una notevole precisione, tale da eseguire le misure con grande risoluzione.

Di seguito saranno elencate le possibilità studiate, descrivendo i pro e i contro, fino ad arrivare alla soluzione ottima.

3.5.1.1. *Campionamento con Oscilloscopio*

La prima opzione rappresenta, ovviamente, anche la più semplice in fase implementativa. L'oscilloscopio a cui si fa riferimento è il TDS2024B, il quale vanta 2 GS/s, una frequenza di campionamento più che sufficiente per il segnale in esame.




Figura 3-16 Oscilloscopio Tektronix

Purtroppo la risoluzione di questo modello è di soli 8bit per canale, ossia 256 livelli. In base all'impostazione di risoluzione dello schermo si otterrà una diversa precisione. Se si desidera prendere l'intero swing del segnale, ossia fino a 1.8 V, è necessario impostare a 250 mV per divisione, che consente di visualizzare 2 V nell'intera schermata, si ottengono circa 7 mV di accuratezza, decisamente non sufficienti per il segnale di uscita. Al massimo

della precisione lo strumento può essere settato a 5 mV per divisione, che permettono 0.16 mV di accuratezza, in questo caso più che abbondante per campionare il segnale in esame.

Ad ogni modo non è possibile campionare ad istanti prestabiliti, ma lo strumento eseguirà uno *stream* continuo al massimo della sua velocità di campionamento. L'oscilloscopio rende disponibile una porta USB da cui estrarre i dati campionati in formato *csv*, tramite il quale sarebbe necessario sincronizzare i dati ed estrapolare singoli campioni selezionati. Questo si traduce in un dispendio di tempo non trascurabile, per cui sono state valutate altre soluzioni.

3.5.1.2. *DsPICs*

I PIC sono uno strumento molto versatile e potente. Sono in commercio numerosi modelli che implementano diversi blocchi funzionali ed hanno differenti prestazioni. Il microcontrollore che implementa l'ADC più rapido in termini di velocità di campionamento raggiunge 10 MS/s con una risoluzione di 12 bit.



Figura 3-17 DsPIC PIC24FJ128GC010

Queste prestazioni, purtroppo, non sono garantite dal produttore. Inoltre la gestione dei dati acquisiti è totalmente a carico del firmware creato dall'utente, perciò i tempi di sviluppo di un codice ad alte prestazioni potrebbero allungarsi notevolmente. Infine questi dispositivi hanno solitamente package ingombranti, con oltre cento pin, sui quali è praticamente impossibile eseguire test provvisori.

3.5.1.3. *Logic Analyzer Saleae*

L'azienda americana Saleae mette a disposizione un prodotto ridotto, veloce, a basso costo e ad elevate prestazioni. Tale analizzatore logico può campionare segnali digitali fino a 100

MS/s e segnali analogici fino a 50 MS/s. Le acquisizioni vengono effettuate direttamente su PC con software gratuito e di semplice utilizzo.



Figura 3-18 Analizzatore Logico Saleae PRO 8

La banda di acquisizione del dispositivo sono, purtroppo, ridotte a 25 MHz per i segnali digitali e 1 MHz per gli analogici, ovviamente non sufficienti per la nostra applicazione. Infine non è possibile sincronizzare l'acquisizione col segnale di Sync, per cui è necessario, anche in questo caso, elaborare i dati a posteriori.

3.5.1.4. NXP LPC-Link2

Questa scheda di debug vanta un chip ADC dual core a 12 bit. Le prestazioni sono quindi molto elevate, e il prezzo di vendita rende il prodotto un valido concorrente.




Figura 3-19 Debug Board NXP LCP-Link2

L'azienda, di contro, non rende disponibile una documentazione sufficiente per lo sviluppo di applicazioni personalizzate, considerato anche l'ambiente di sviluppo proprietario. Non

essendo possibile verificare in tempi brevi se le prestazioni del dispositivo raggiungano quelle dichiarate dal produttore, si sceglie di abbandonare questa soluzione.

3.5.1.5. *Microchip Evaluation Board*

Ci si è rivolti nuovamente al produttore Microchip per la ricerca di un ADC affidabile e veloce. È disponibile una Evaluation Board per la valutazione dell'ADC MCP37X3X, il quale vanta 16 bit di risoluzione a 200 MS/s. La scheda in oggetto possiede, inoltre, ingressi coassiali di alta qualità per le interconnessioni.




Figura 3-20 Evaluation Board connessa alla Data Capture Card di Microchip

Il costo di tale prodotto è però eccessivo, tenendo in considerazione il fatto che i dati catturati sono elaborati e resi disponibili in un formato proprietario, richiedendo quindi l'utilizzo di una *Data Capture Card* dello stesso produttore.

3.5.1.6. *Texas Instrument Evaluation Module*

Anche TI produce una scheda di valutazione per i propri ADC. Le prestazioni sono ottime, con 100 MS/s su 16 bit di risoluzione. La scheda possiede inoltre una porta USB per il trasferimento di dati direttamente su PC.



Figura 3-21 Evaluation Module di TI ADS5560EVM

Il prezzo di vendita è competitivo, ma, come per altri produttori, la documentazione è estremamente ridotta, per cui non è possibile prevedere le prestazioni effettive e la versatilità necessaria.

3.5.1.7. ADC Linear Technology LTC2380-16

Un ottimo prodotto lo presenta Linear Technology. L'ADC SAR LTC2380-16 ha prestazioni, garantite dal produttore, di 2 MS/s a 16bit di risoluzione [9]. La velocità di campionamento è, in effetti, il minimo necessario per la cattura del segnale senza perdita di informazione.

Il convertitore lavora con una tensione di riferimento di 5 V, ma accetta solamente segnali differenziali, per cui suddivide 10 V in 16 bit, ossia $2^{16} = 65536$ livelli, ottenendo un'accuratezza di 152 μ V per livello. Il segnale in uscita dal sensore Hall ha ampiezza massima 1.8 V, per cui si utilizza, grazie ad un circuito di conversione, solamente meno del 50% della finestra disponibile, ma comunque più che sufficiente per ottenere la precisione voluta.

Il chip dispone di interfaccia seriale SPI già integrata per il trasferimento di dati. Per raggiungere le prestazioni volute è necessario fornire un clock di 100 MHz come SCK, per riuscire a trasferire il dato in tempo prima del successivo campionamento.




Figura 3-22 Schema indicativo sulle tempistiche di conversione dell'ADC

Inoltre l'ADC può essere programmato per iniziare la cattura e la conversione del dato ad istanti stabiliti. L'analisi di questa funzione mostra che il segnale di Sync è compatibile con i requisiti necessari per il comando di inizio conversione CNV. Il dispositivo infatti richiede che tale segnale rimanga a livello alto per almeno 20 ns e che tra una conversione e quella successiva intercorrano almeno 500 ns, perfettamente in linea con le tempistiche del segnale in nostro possesso. Se si rispettano tali requisiti, il produttore garantisce acquisizioni consecutive, trasferendo su SPI una parola di 16 bit al massimo della velocità, ossia 100 MHz. In Figura 3-22 è possibile visualizzare indicativamente l'andamento delle conversioni.

La gestione di parole da 16 bit, trasferite a 100 MS/s, non è banale. Si desidera, ad esempio, effettuare una misura di 1 ms di durata: all'interno di questo periodo verrà eseguito un campionamento ogni 500 ns, ossia la velocità di funzionamento del sensore, le quali daranno luogo a 2000 parole nell'intero arco di tempo. Queste ultime avranno dimensione 32000 bit ossia 4000 byte. Per gestire una tale mole di dati è necessaria una soluzione su scheda stampata, eventualmente gestita da FPGA, e una memoria per l'archiviazione dei dati oppure di un'interfaccia di collegamento verso un PC. Questa soluzione si prevede essere dispendiosa a livello temporale, in quanto, oltre alla progettazione di un PCB per l'implementazione dei componenti, una discreta quantità di tempo è necessaria alla compilazione del firmware FPGA.

L'azienda viene in aiuto fornendo una scheda di valutazione per l'ADC, la quale garantisce le prestazioni dichiarate per il dispositivo. Il prodotto, 1783A-A, è raffigurato in Figura 3-23 [10].




Figura 3-23 Evaluation Board di Linear 1783A-A, con ADC LTC2380-16

La scheda di valutazione contiene un semplice circuito di conversione da segnali *single-ended* a differenziali, visualizzato in Figura 3-24, che semplifica notevolmente l'interfacciamento con il sistema che si desidera creare.




Figura 3-24 Conversione *single-ended* a differential

La scheda è alimentata tramite header a ± 9 V, oltre alla connessione a massa, per la quale è necessario un alimentatore da banco dedicato.

La scheda incorpora, inoltre, un circuito per la generazione del segnale di conversione dividendo il segnale di clock con una rete logica. Il circuito è pensato per essere bypassato quando viene collegata una seconda scheda che fornisce un segnale CNV personalizzato; questa è la DC590, che opera come controller seriale per la valutazione delle prestazioni delle *Evaluation Board*. Alimentando un pin del connettore flat che unisce le due schede si

attiva questa modalità, riuscendo a comandare la conversione esternamente. Questo metodo sarà implementato nel circuito stampato finale.

Anche questa soluzione necessita della propria scheda per l'interfacciamento con la Evaluation Board, a causa del protocollo proprietario utilizzato dal controllore logico al suo interno. La scheda di lettura DC718C è raffigurata in Figura 3-25 [11]. Il prezzo complessivo del sistema composto dalle due schede rimane competitivo rispetto alle concorrenti, e la scheda di lettura mette a disposizione l'interfaccia USB, da cui viene fornita l'alimentazione, e un software proprietario per la visualizzazione e l'estrazione dei dati, *PScope*.




Figura 3-25 Scheda di lettura DC718C

Questa è la soluzione adottata per l'acquisizione dei dati in uscita dal Sensore KC36.

3.5.2. Generazione della Corrente di Test

Un secondo punto fondamentale su cui focalizzarsi è la generazione della corrente su cui il sensore dovrà effettuare la misura.

Il dispositivo, infatti, ha la capacità di eseguire misure di corrente sia in continua, con valore massimo pari a 7 A, che in alternata, fino a frequenza massima di 1 MHz e ampiezza 7 Arms. Questi due dati impongono un vincolo importante sulla progettazione delle schede

stampate. A causa dell'elevato amperaggio la corrente ricade nell'elettronica di potenza, con componenti ingombranti e soggetti alla generazione di calore. Le frequenze elevate, unite alle ampiezze volute, sono fonte di interferenze elettromagnetiche che potrebbero disturbare le misure.

Per garantire una maggiore flessibilità al sistema si è optato per dividere i circuiti per la generazione di corrente dal sistema contenente il sensore ad effetto Hall. Questo si traduce nello sviluppo di due differenti schede stampate, per eliminare eventuali accoppiamenti capacitivi e disturbi. Tramite connettori ad alto amperaggio è poi possibile interconnettere i due circuiti facilmente, creando un sistema a blocchi.

3.5.3. Generazione Segnali di Clock

Come già asserito, il sensore Hall necessita di un clock a 32 MHz formato da un'onda quadra con duty cycle 50% e ampiezza tra 0 e 1.8 V.

Inoltre, la scheda di acquisizione Linear richiede un clock sinusoidale o ad onda quadra, con ampiezza 3.3 V. Non necessita un offset specifico ma esige 100 MHz per assicurare le tempistiche volute.

Purtroppo i comuni generatori di funzioni raggiungono frequenze di 15 MHz, per cui non sono utilizzabili in questa applicazione.

La soluzione sta nel generare localmente i due segnali, tramite dei generatori di clock programmabili. I dispositivi adatti a tale applicazione sono il CDCE913 e il CDCEL913 di Texas Instruments [13]. Possiedono una interfaccia I²C per la programmazione dei registri e tre uscite individuali connesse ad un oscillatore interno o ad un eventuale cristallo esterno. Lo schema a blocchi funzionale è rappresentato in Figura 3-26.




Figura 3-26 Schema a Blocchi interno CDCE913

A causa delle diverse ampiezze tra i due clock si è deciso di utilizzare due diversi generatori, ognuno alimentato a diverse tensioni. Infatti la differenza tra i due dispositivi nominati sta nei valori da applicare a V_{DDOUT} , 3.3 V su CDCE913 e 1.8 V su CDCEL913.

3.5.4. Microcontrollore

Per effettuare le programmazioni sui generatori di clock serve un controllore con uguale interfaccia di comunicazione I²C. Questa figura può essere interpretata da un semplice PIC, in questo caso il modello PIC18F27J13 [12], programmabile tramite PICKIT di Microchip, raffigurata in Figura 3-27.



Figura 3-27 Interfaccia di Programmazione PICKIT3

Questa interfaccia è direttamente connessa ad un PC tramite cavo USB. Il firmware viene programmato tramite il compilatore MPLAB X.

4. Progettazione Schede di Test

L'analisi teorica e gli esperimenti pratici comprovano il corretto funzionamento del chip in esame, perciò si sceglie di continuare il lavoro di tesi nella progettazione di due schede di test per la caratterizzazione del sensore ad effetto Hall KC36. Come già asserito, si decide di suddividere la scheda del sensore dai circuiti di generazione delle correnti, permettendo una maggiore flessibilità nella scelta di questi ultimi. In Figura 4-1 è riportato uno schema a blocchi generale che descrive sinteticamente come saranno divise le schede.




Figura 4-1 Schema a blocchi generale delle due schede

Di seguito verranno esposti i punti focali dell'attività compiuta come attività di tesi.

4.1. Ambiente di Progettazione

Durante la progettazione si è fatto uso di un software EDA, Electronic Design Automation, in particolare Altium Designer.

Nonostante la complessità, un grande vantaggio risiede in questa suite: un'interfaccia efficace e compatta, che permette la creazione di schede di grande pregio. E' caratterizzato da numerose funzionalità: dalla progettazione di schemi circuitali, che comprende la simulazione SPICE e la definizione della scheda PCB, all'utilizzo di strumenti FPGA.

Per quanto riguarda la progettazione di un circuito è necessario seguire alcuni step. Il primo riguarda il disegno dello schematico, che può essere importato oppure generato manualmente; ogni oggetto inserito è un componente o dispositivo, caratterizzato da una

precisa descrizione elettrica, al quale viene poi associato un footprint che ne determina l'ingombro fisico ed i contatti.

Lo schematico così realizzato viene importato in PCB creando una basetta della dimensione opportuna ad ospitare il circuito; si giunge quindi al passo successivo, il quale include lo sbroglio, manuale o automatico, e la definizione delle caratteristiche delle piste seguendo alcune regole di progetto.

Infine si ricava il negativo inviato all'azienda incaricata per la fotoincisione.

4.2. Scheda Principale

4.2.1. Schematico

In primo luogo ci si concentra sulla scheda che conterrà il nucleo operativo del sistema.

La prima scelta ricade sulla varietà dei chip disponibili. Si esclude, innanzitutto, il modello KC36CA Test, in quanto i circuiti aggiuntivi al suo interno sono già stati soggetti a sperimentazioni, e i principali non hanno nulla di diverso dal modello standard, ma costituirebbero una ulteriore complicazione sul pin-out. Si cercano, a questo punto, le differenze tra i rimanenti chip, ottenendo un sistema flessibile e veloce alla sostituzione dei differenti modelli. A questo scopo giunge a favore il socket di test fornito da STM, utilizzato nelle fasi preliminari, descritto nel Paragrafo 4.4. In Tabella 4-1 vengono mostrati i pin-out a confronto.

Tabella 4-1 Tabella di confronto Pin-Out tra differenti versioni

KC36AA / KC36BA STANDARD				KC36CA STANDARD				KC36AA / KC36BA TEST			
PIN #	Name	Name	PIN#	PIN #	Name	Name	PIN#	PIN #	Name	Name	PIN#
1	NC	NC	36	1	NC	NC	36	1	NC	NC	36
2	RDL4	RDL1	35	2	RDL4	RDL1	35	2	RDL4	RDL1	35
3	RDL4	RDL1	34	3	RDL4	RDL1	34	3	CK	RST	34
4	CK	RST	33	4	CK	RST	33	4	GND A	GND A	33
5	GND A	GND A	32	5	GND A	GND A	32	5	BIAS2	BIAS1	32
6	BIAS2	BIAS1	31	6	BIAS2	BIAS1	31	6	SYNC2	SYNC1	31
7	SYNC2	SYNC1	30	7	SYNC2	SYNC1	30	7	OFF2	OFF1	30
8	OFF2	OFF1	29	8	OFF2	OFF1	29	8	OUT2	OUT1	29
9	OUT2	OUT1	28	9	OUT2	OUT1	28	9	CORE2CH1	CORE1CH2	28
10	PRING	VCM	27	10	PRING	VCM	27	10	BIAS_TEST2	BIAS_TEST1	27
11	VDDA	VDDA	26	11	VDDA	VDDA	26	11	PRING	VCM	26
12	CORE2CH2	CORE1CH1	25	12	N-in	BIAS_D	25	12	VDDA	VDDA	25
13	OUT_T2	OUT_T1	24	13	E-in	OUT_D	24	13	CORE2CH2	CORE1CH1	24
14	OFF_T2	OFF_T1	23	14	S-in	OFF_D	23	14	OUT_T2	OUT_T1	23
15	NC	EN	22	15	O-in	EN	22	15	OFF_T2	OFF_T1	22
16	RDL3	RDL2	21	16	RDL3	RDL2	21	16	NC	EN	21
17	RDL3	RDL2	20	17	RDL3	RDL2	20	17	RDL3	RDL2	20
18	NC	NC	19	18	NC	NC	19	18	NC	NC	19

Tabella 4-2 Descrizione nome dei Pin

PIN Name	Direction	Description
RDL	IN/OUT	High Power Current pins
RST	IN	Analog Reset (0=Reset, 1=Normal Operation)
BIAS	IN	Connect an external Resistance for bias current generation
SYNC	OUT	Synchronism for data available
OFF	IN	Offset correction pin
OUT	OUT	Output Signal
PRING	IN	Connection to Sensor Pwell (GND in normal operation)
GND	IN/OUT	Ground
VDDA	IN/OUT	1,8V Power Supply
VCM	IN/OUT	Common mode voltage 0,9V
CORExCHx	OUT	Direct contact to DDA cores
CK	IN	32 MHz external Clock
x_Tx	IN/OUT	Signals for Test circuit
N/S/O/E in	IN	Input for readout circuit (Only KC36CA)
x_D	IN/OUT	Signals fo Debug Circuit (Only KC36CA)

La differenza sostanziale tra i modelli è il pin-out tra versione standard e test. Si decide, quindi, di implementare due socket nella stessa scheda, mantenendo in connessione i due solamente tramite i segnali in comune. Questa scelta obbliga ad avere un solo chip montato su scheda alla volta, ma semplifica notevolmente lo sbroglio delle piste.

Tra le versioni standard i modelli KC36AA e KC36BA condividono lo stesso pin-out, ma il KC36CA si differenzia su solamente sette pin di uso secondario, evidenziati in verde in Tabella 4-1. Alcune di queste connessioni hanno funzioni identiche: ad esempio il pin 24 è un segnale di uscita dal sensore per entrambi i modelli. Vengono implementati degli header, con i quali si può, tramite dei jumper, connettere piste con funzioni diverse.

Di seguito verranno studiate le connessioni ai vari pin, le generazioni dei segnali di controllo e le interconnessioni tra schede. Di seguito, in Figura 4-2, è riportato uno schematico indicativo di come sono interconnessi i blocchi funzionali della scheda principale.




Figura 4-2 Schematico Generale dei Blocchi della scheda principale

Per lo schematico completo, elaborato in Altium Designer, si veda l'appendice A.

4.2.1.1. Corrente On-Chip

Osservando il pin-out si nota che i pin di RDL (copper ReDistribution Layer) sono otto nelle versioni standard e solo la metà sul chip test, in quanto su quest'ultimo si preferisce avere a disposizione più test point per un debug più approfondito. La scelta progettuale del numero elevato di connessioni alla strip metallica è legata alle correnti ad elevato amperaggio che devono essere sostenute. A questo proposito, per ridurre la resistività del collegamento, si traccia una pista di larghezza maggiorata, in grado di sostenere le correnti generate.

Come già valutato in precedenza, la generazione della corrente verrà implementata su una seconda scheda, la quale verrà illustrata successivamente.

Per connettere le due schede si fa uso di un connettore speciale [14] [15]. Il modello scelto permette di trasferire correnti ad alto amperaggio, e assicura una connessione solida, in modo da prevenire scollegamenti non voluti. In Figura 4-3 è rappresentato il modello del connettore maschio, mentre in Figura 4-4 la versione femmina, installata sulla seconda scheda.




Figura 4-3 Modello 3D del connettore Molex a 8 Pin Maschio

Questo tipo di connettore è in grado di sostenere 7 A e 600 V per pin.

Per mantenere una bassa resistenza di collegamento si utilizzano connettori a 8 pin: 4 pin connessi in parallelo tra loro per il flusso di corrente entrante nella scheda principale e 4 pin connessi in parallelo tra loro per il flusso di corrente uscente dalla scheda principale.




Figura 4-4 Modello 3D del connettore Molex a 8 pin Femmina

4.2.1.2. Reset

Si implementa un segnale di reset tramite un partitore resistivo sbilanciato, connesso ad un pulsante manuale per agire sul nodo. Considerato il valore di resistenze, il nodo rimane a livello logico alto, mentre il pulsante lo connette a massa, creando, di fatto, uno zero logico. Lo stesso nodo è comandato anche dal PIC, che mantiene la sua uscita ad alta impedenza, finché non si desidera porre a massa resettando il chip. Il particolare del circuito di reset appena descritto è raffigurato in Figura 4-5.




Figura 4-5 Particolare del Circuito di Reset

4.2.1.3. Circuito di Polarizzazione

Nelle analisi precedenti si è giunti alla conclusione che tramite un resistore variabile è possibile compensare l'errore di generazione della corrente di polarizzazione. Per ogni modello di chip sono presenti due core di sensori, con annessi due circuiti di polarizzazione; ognuno di questi richiede una resistenza da 1 K Ω . Inoltre il modello KC36CA possiede un terzo core di debug. In serie ad ognuna di queste resistenze viene aggiunto un trimmer da 1 K Ω , per eventuali regolazioni, con possibilità di impostarlo a fondo scala a 0 Ω .

La parte di schematico che raffigura queste connessioni è in Figura 4-6.




Figura 4-6 Particolare delle Resistenze per circuito di polarizzazione

4.2.1.4. Segnali di Sincronismo

La scheda di acquisizione di Linear permette di comandare l'avvio della conversione dell'ADC tramite il segnale logico CNV. Viene fornito dalla scheda DC590 tramite un connettore Flat mostrato in Figura 3.20. Si desidera utilizzare il segnale di Sync per decidere l'istante di conversione del dato e per ottenere questo risultato deve essere connesso alla scheda 1783A-A. In Figura 4-7 è riportato un particolare dello schematico della scheda di acquisizione, dal quale studio è possibile valutare come interconnettere i segnali.

Il connettore Flat che importa il segnale di conversione è il J3; in particolare il pin 6 è direttamente connesso con l'ingresso 9 di U1, l'ADC LTC2380-16. Il chip U6 è un Bus Switch, ossia un interruttore che, in base al segnale posto su Output Enable, pin 4, abilita o intercetta il flusso di informazioni sul bus formato dai piedini 1 e 2. In questa configurazione è comandato dall'inverter U9, che in assenza di connettore su J3 non risulta pilotato da nessun segnale, leggendo un livello logico basso. Quest'ultimo integrato, naturalmente, pone un uno logico sulla porta dello Switch, permettendo il passaggio del segnale di conversione estratto dal clock e proveniente dalla rete logica sul pin 1.




Figura 4-7 Particolare dello Schematico della scheda DC1783A-A

Per chiudere lo Switch è necessario imporre un livello alto all'ingresso dell'inverter, connesso al pin 2 del connettore.

Grazie a queste considerazioni si fornisce una alimentazione di 3.3V e un segnale di Sync sul pin 2 e 6, rispettivamente di J3. La connessione è assicurata utilizzando un connettore e un cavo Flat dalla scheda del sensore Hall, come illustrato in Figura 4-8. Nella stessa figura è incluso anche l'Header utilizzato per selezionare quale Sync si desidera esportare sulla scheda di acquisizione. Sono infatti presenti due segnali provenienti dai due core di ogni chip, teoricamente identici, ma che potrebbero differire in caso di errori.




Figura 4-8 Connettore Flat e Header per la selezione e la connessione di Sync

4.2.1.5. Tensioni di Offset

La creazione delle tensioni di offset è affidata a partitori di tensioni, che partendo da un valore di 1.8 V la dimezzano fino a 0.9 V. Questo valore imposta inoltre il punto di lavoro di ogni core, andando a settare il riferimento del DDA che si occupa dell'operazione di S&H. La possibilità di aggiustare questo valore è un grado di libertà molto importante, per cui si utilizzano trimmer sul partitore, per permettere la regolazione del valore intermedio. Per evitare che il chip interferisca con questo nodo si preferisce applicare un amplificatore operazionale in configurazione buffer tra i due.

Per ogni chip ci sono un massimo di quattro pin di Offset, per ognuno dei quali si crea un partitore. L'integrato TL074, utilizzato nel progetto e alimentato a ± 5 V, comprende quattro

operazionali a basso consumo. Il circuito di generazione degli Offset è riportato in Figura 4-9.




Figura 4-9 Particolare del circuito di generazione degli Offset

4.2.1.6. Segnali di uscita

I segnali di uscita dal sensore vengono campionati dalla scheda di acquisizione; sono quindi connessi a connettori coassiali per l'esportazione, tramite cavo, all'ingresso dell'ADC.

Esistono quattro tipi di OUT tra i modelli di KC36AA e BA, due dai core principali e due secondari, i quali, necessitano un connettore ciascuno. Sulla versione KC36CA compare solamente un'uscita di debug, che sostituisce i core secondari sullo stesso pin.

I quattro connettori sono posti ai bordi della scheda, per limitare le distanze dei collegamenti esterni. Per diminuire lo spazio occupato si scelgono connettori MMCX, che uniscono le alte prestazioni in frequenza ad un ingombro estremamente ridotto. In Figura 4-10 è riportato un connettore femmina utilizzato nella scheda.



Figura 4-10 Connettore MMCX Femmina

La connessione tra il connettore fisso femmina e il cavo maschio è assicurata tramite un incastro che è possibile ruotare a 360° riducendo le possibilità di rottura. La scheda linear 1783A-A utilizza, però, connettori BNC, perciò sono stati realizzati cavi adattatori con le due estremità diverse. Nella Figura 4-11 sono mostrati i due connettori maschi a confronto.



Figura 4-11 Cavi coassiali e confronto tra MMCX e BNC maschi

4.2.1.7. Tensione di riferimento V_{CM}

Il valore di tensione di modo comune è molto importante perché definisce il centro del segnale single-ended in uscita. Se questo valore non fosse correttamente settato si rischierebbe di avere il segnale non centrato a metà dello swing, riducendo il range dinamico. Per ottenere un valore stabile e perfettamente centrato si utilizza un regolatore

di tensione ADP1706 a 0.9 V. Il prodotto garantisce un'accuratezza del 1% sul valore generato e una corrente massima di output di 1A.

La connessione tipica consigliata dal produttore è sufficiente per l'applicazione attuale, ed è riportata in Figura 4-12.




Figura 4-12 Regolatore di Tensione per la generazione della V_{CM}

4.2.1.8. Generazione dei Clock

Come visto nel paragrafo precedente 3.5.3, la generazione dei segnali di Clock viene effettuata grazie a due chip Texas Instruments CDCE913, che si basano su un oscillatore al quarzo esterno da 10 MHz. Per l'implementazione di questi dispositivi è stato utilizzato una configurazione tipica, connessa ad un PIC 18F27J13 che si occuperà della programmazione dei registri. Lo schematico utilizzato è rappresentato in Figura 4-13.




Figura 4-13 Schematico parte Generazioni dei Clock

I generatori devono essere programmati, tramite protocollo I²C, per abilitare le uscite e impostare i divisori di frequenza. La frequenza del segnale d'uscita è data da

$$f_{OUT} = \frac{f_{IN}}{P_{div}} \frac{N}{M} \quad \text{Eq. 4.1}$$

Dove f_{IN} è frequenza del quarzo, N e M sono i moltiplicatori e divisori della frequenza del PLL mentre P_{div} è il divisore d'uscita. Il PLL interno, inoltre, necessita di ulteriori impostazioni:

$$P = 4 - \text{int} \left(\log_2 \frac{N}{M} \right); \text{ if } P < 0 \text{ then } P = 0 \quad \text{Eq. 4.2}$$

$$Q = \text{int} \left(\frac{N'}{M} \right) \quad \text{Eq. 4.3}$$

$$R = N' - M \cdot Q \quad \text{Eq. 4.4}$$

Dove

$$N' = N \cdot 2^P; N \geq M \quad \text{Eq. 4.5}$$

Per la configurazione a 32 MHz i moltiplicatori andranno impostati con i seguenti valori:

- $M = 1$;
- $N = 32$;
- $Q = 32$;
- $P = 0$;
- $R = 0$;
- $P_{div} = 10$.

Il PIC si prende carico di programmare il generatore tramite protocollo I²C; questo avviene inviando un registro per volta tramite il comando *WriteConfigCDCE913*, dimostrato in Figura 4-14.

```
void WriteConfigCDCE913( unsigned char regIN , unsigned char dataIN
)
{
    //The sequence is:

    NopChain();
    StartI2C();           // START CONDITION
    NopChain();
    WriteI2C(CDCE913address); // Send Slave address(0b11001010)
    NopChain();
    IdleI2C();           // Acknowledge
    NopChain();
    WriteI2C(0b10000000+regIN); // Send Command Code
    NopChain();
    IdleI2C();           // Acknowledge
    NopChain();
    WriteI2C(dataIN);   // Send data byte
    NopChain();
    IdleI2C();           // Acknowledge
    NopChain();
    StopI2C();           // stop condition
    NopChain();
}
```

Figura 4-14 Codice per la comunicazione I²C

Il datasheet del dispositivo descrive il formato dei comandi da inviare, e quali registri impostare per la corretta configurazione [13]. Va, infatti, prima richiamato il registro che si desidera modificare e, successivamente, inviare il valore da scrivere. Ogni registro non include un singolo valore del moltiplicatore, ma una combinazione di essi. Per semplicità di lettura si omette la tabella dei registri, ma verrà riportato un esempio di routine di configurazione, in Figura 4-15, con solamente i registri modificati.

```

void CDCE913Config (void){

    //N=32,R=0,Q=32,P=0,pdiv=10 for fout=32MHZ

    WriteConfigCDCE913 ( 0x03 , 10 ); //pdiv1 32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x16 , 10 ); //pdiv2 32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x17 , 10 ); //pdiv3 32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x14 , 0b01101111 ); // 32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1B , 0x00 ); //32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1F , 0x00 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1A , 0x04 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1E , 0x04 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x19 , 0x00 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1D , 0x00 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x18 , 0x02 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x1C , 0x02 );//32Mhz
    NopChain ();
    WriteConfigCDCE913 ( 0x02 , 0b10110100 );// output of CDCE913 ON

}

```

Figura 4-15 Codice per la configurazione a 32 MHz

Per il secondo generatore si effettuano gli stessi ragionamenti, con le dovute modifiche ai moltiplicatori.

- M = 1;
- N = 10;
- Q = 20;
- P = 1;
- R = 0;
- P_{div} = 1.

Nella definizione del layout si fa attenzione ai collegamenti dei segnali di clock, in quanto esiste il rischio di accoppiamenti capacitivi con altri segnali che porterebbero a disturbi, oppure di ritardi dovuti alle lunghezze delle piste che inficerebbero sulle prestazioni del sistema. A questo proposito si cercherà, durante lo sbroglio, che il clock del sensore a 32

MHz effettui un percorso diretto attraversando meno *via* possibile, i quali sono punti critici in quanto espongono la pista ai disturbi esterni e aumentano la resistività del collegamento. Ragionamento analogo viene eseguito per il clock veloce a 100 MHz: il segnale è posto in uscita tramite un connettore coassiale per il collegamento con la scheda di acquisizione. La pista sulla scheda e il cavo coassiale vengono realizzati con lunghezza molto breve.

4.2.1.9. *Segnale di Enable*

Per l'abilitazione del chip KC36 è necessario un segnale logico a livello alto. Nel caso di zero logico sul pin di Enable si ottiene lo spegnimento del core principale del dispositivo, e la conseguente accensione della circuiteria secondaria di debug.

La creazione di un segnale di questo tipo è molto semplice: un Header a 3 vie connette il pin a massa o a Vdd 1.8 V tramite un jumper, che l'utente può spostare a piacimento prima di fornire l'alimentazione.

4.2.1.10. *Segnali di Debug*

I segnali aggiuntivi, o di Debug, CORExCHx e BIASx_Test, non sono altro che punti di contatto aggiuntivi su nodi intermedi dei circuiti interni al chip, ossia le uscite dei DDA intermedi sul circuito di lettura e di polarizzazione, rispettivamente. Tramite una piazzola di test si ha la possibilità di contattare i nodi con uno strumento e monitorare l'andamento dei valori.

4.2.1.11. *PRING*

Il pin PRING è il contatto diretto con la *Well* di tipo p sottostante il sensore Hall. Per evitare disturbi sul semiconduttore, si connette il nodo a massa. Il nodo è riportato all'esterno del chip, per poter sperimentare diverse soluzioni di alimentazione, oggetto a cui non faremo riferimento in questa sede. Nella scheda viene resi disponibile tramite un Header a tre vie: con un Jumper si possono scegliere due potenziali, massa o alimentazione esterna.

4.2.1.12. Alimentazioni

Il sensore Hall, i partitori di tensione e il CDCEL913 necessitano di alimentazione a 1.8 V, mentre il PIC e il CDCE913 a 3.3 V. Solo l'OpAmp TL074 è alimentato a ± 5 V.

Complessivamente, la scheda è alimentata esternamente a ± 5 V, mentre le altre tensioni di alimentazione sono generate da dei regolatori di tensione. Degli ottimi dispositivi adatti a questa funzione sono gli ADP151 di Analog Devices, i quali forniscono fino a 200 mA, più che sufficienti all'applicazione. Vengono utilizzate le versioni a 1.8 e 3.3 V [16].

Come di regola, ogni alimentazione è ben filtrata tramite un banco di capacità posto a ridosso dei connettori di alimentazioni, del valore di 100 pF, 10 nF, 100 nF e 10 μ F.

Per le connessioni si utilizzano dei connettori Test Jack a Banana dalle dimensioni ridotte, per diminuire l'ingombro su scheda e favorire lo sbroglio, la cui immagine e Footprint sono riportati nella Figura 4-16 e Figura 4-17, rispettivamente.




Figura 4-16 Connettore Test Banana Plug



Figura 4-17 Footprint Connettore a Banana

4.2.2. Layout

Prima di procedere alla produzione del layout è importante definire l'ingombro di ogni componente che fa parte del progetto. Altium Designer rende disponibile un tool per il disegno CAD delle footprint, da associare al dispositivo. Di seguito è riportato un esempio

di creazione dell'ingombro, realizzato nel corso del lavoro di tesi, per il Socket IC189 di STM, in quanto non disponibile nelle librerie standard.




Figura 4-18 Schermata di creazione Footprint IC189

Ci si prefigge di ottenere delle dimensioni per la scheda che siano un compromesso tra i costi e lo spazio necessario per un facile debug e semplificare i lavori di test. La soluzione ottenuta è una scheda a quattro layer a forma quadrata con lato 10 cm. Si seguono regole di design per le singole piste per ridurre effetti non voluti: si riducono le lunghezze per ottenere capacità minori, oppure ampie per moderare la resistività o distanti tra loro per evitare accoppiamenti.

Le posizioni ai componenti vengono assegnate in modo che siano suddivisi per funzione, aumentando la densità quando è possibile e mantenendo le distanze tra parti che risulterebbero ingombranti in fase di test. In Figura 4-19 è riportata la dimensione della scheda e la serigrafia sul layer superiore, che indica la posizione dei componenti.

Sul lato sinistro del layout sono presenti i due socket, che saranno gli alloggiamenti dei chip da esaminare, e immediatamente sopra è posizionato il connettore P3 che si incarica di unire le due schede progettate. Ai lati di questi sono implementati gli header per le configurazioni, il pulsante manuale di reset e le resistenze di Bias, per un fattore di comodità per l'utente. Nell'angolo superiore destro sono collocate le alimentazioni e i

regolatori di tensione; per ridurre le lunghezze delle piste è posto, inoltre, il circuito di generazione degli Offset, comprensivo di resistori e operazionale. L'angolo inferiore destro è invece adibito alla generazione dei clock, con il PIC a breve distanza dal connettore per la programmazione con PICKIT. Tutti i connettori di uscita, coassiali e flat, sono posti sul bordo del lato destro.




Figura 4-19 Layout componenti

Si prosegue con lo sbroglio manuale del circuito, nel quale si utilizzano le decisioni di progettazione prese in precedenza: in primo luogo si traccia la pista della corrente di

potenza, perché il suo ingombro determina il passaggio delle altre connessioni. Si faccia riferimento alla Figura 4-20 dove viene messo in rilievo il piano di rame inferiore.

Come già descritto in precedenza, il connettore è diviso in quattro pin di ingresso e altrettanti di uscita, in modo da creare un percorso che parte e si richiude sulla seconda scheda, passando all'interno dei sensori. Le due versioni di chip condividono la stessa pista, ma il modello di test possiede la metà dei pin RDL. La pista è ampia per ridurre la resistenza intrinseca, ed inoltre non si è introdotto il *thermal-via* nel rispetto di questa caratteristica.




Figura 4-20 Bottom Layer

Successivamente si prosegue sbrogliando il resto delle connessioni partendo dai segnali di maggior rilievo.

Vengono modificate le regole di design in modo che accolgano i limiti imposti dall'azienda che procede alla fotoincisione. I minimi di larghezza delle piste è settato a 0.2 mm per le alimentazioni e le piste della corrente di potenza mentre 0.15 mm per le rimanenti; quest'ultimo è anche il limite imposto dall'azienda. La distanza di spaziatura tra due differenti piste è voluto ad minimo di 0.6 mm per le piste di potenza e 0.16 mm per le rimanenti.

Di seguito viene presentato il layout dei diversi piani.




Figura 4-21 Top Layer




Figura 4-22 Layer Interno #1

Il secondo layer centrale è adoperato per i piani i massa e alimentazione; questa configurazione permette di schermare ulteriormente i segnali da un piano ad un altro. Il layer è rappresentato in Figura 4-23.




Figura 4-23 Layer interno #2

Una volta definito il layout finale vengono estratti i file *gerber* ed inviati alla azienda produttrice. Nelle Figura 4-24 e Figura 4-25 viene presentata la scheda in visualizzazione 3D su Altium mentre in Figura 4-26 il prodotto appena stampato senza alcun componente installato.




Figura 4-24 Visualizzazione 3D della scheda finita




Figura 4-25 Visualizzazione in 3D del retro della scheda




Figura 4-26 Scheda stampata

4.2.2.1. Montaggio

Il montaggio dei componenti avviene manualmente, procedendo per fasi, testando ogni sotto circuito ogni volta che è completo. Per esempio si parte dal circuito di generazione dei clock, e si programma il PIC per verificare che tutto sia collegato correttamente e funzionante. Si rimanda per i risultati di tali test al capitolo successivo.

Di seguito è illustrata, in Figura 4-27, la scheda completa di tutti i componenti, ad eccezione del socket del chip di test.




Figura 4-27 Scheda Principale finita

4.3. Scheda Secondaria

È stata progettata, successivamente, la seconda scheda, che permette la generazione della corrente di test.

Prima di procedere alla realizzazione dello schematico ci si sofferma sul tipo di circuito che si desidera produrre. Si vogliono infatti generare correnti con ampiezza fino a 7 A e frequenza fino a 1 MHz. In letteratura non sono presenti circuiti di generazione di corrente capaci di raggiungere entrambi i requisiti contemporaneamente. Si decide, a questo proposito, di suddividere ulteriormente la scheda in due parti, creando due circuiti distinti con due funzioni differenti. Il motivo di questa scelta proviene dall'esistenza di due chip di Texas Instruments che assicurano queste prestazioni ma in modo separato. L'amplificatore operazionale di potenza OPA549 garantisce 8 A in continua o 10 A di picco in caso di corrente alternata ma con solo 900 KHz di prodotto guadagno banda (Gain-BandWidth product), che lo preclude da funzionamento ad alta frequenza [8]. Di contro l'OPA564 ha

un GBW di 17 MHz, ma permette di erogare solamente 1.5 A di corrente [7]. Ognuno di questi dispositivi sarà il cuore di un circuito di generazione di corrente, uno “lento” e uno “veloce”. In Figura 4-28 è rappresentato uno schematico indicativo dei blocchi funzionali e di come è disposta la scheda secondaria.




Figura 4-28 Schematico generale dei blocchi della scheda secondaria

4.3.1. Generatore di Corrente di Potenza

Si desidera realizzare il generatore di corrente partendo da un amplificatore operazionale di potenza, in configurazione non invertente, alimentato sull'ingresso con un segnale sinusoidale. Il guadagno di questo stadio è dato da:

$$G = 1 + \frac{R_2}{R_1} \quad \text{Eq. 4.6}$$

Impostando le resistenze in modo tale che il guadagno del dispositivo valga qualche punto percentuale sopra l'unità, viene riportato all'uscita il segnale d'ingresso leggermente amplificato. Se il carico è formato da un resistore di valore unitario si ottiene una sinusoide in corrente con lo stesso valore della tensione. Si impostano i valori di resistenza come: $R_1 = 1 \text{ K}\Omega$ e $R_2 = 1 \Omega$.

Analizzando a fondo il datasheet dell'OPA549 si decide di utilizzare il collegamento tipico consigliato dal produttore, riportata in Figura 4-29 [8].




Figura 4-29 Configurazione Tipica OPA549

Un vincolo importante lo definisce il modello di alimentatore DC che è possibile utilizzare per fornire il corretto apporto di potenza al dispositivo. Infatti l'unico strumento disponibile in laboratorio, capace di erogare 10 A, è il Keysight E3633A, che fornisce solamente una tensione unipolare fino a +20 V. La sinusoide che si desidera generare è bipolare e quindi non attuabile in questa configurazione: è necessario impostare un valore intermedio rispetto l'alimentazione, e riferire il carico e l'ingresso a questo punto. Questo nodo è realizzabile con un partitore di tensione capacitivo, che si occupa dei trasferimenti di potenza dalle alimentazioni al carico. Si crea un banco di capacità per avere risposta a più frequenze e si aggiunge un partitore resistivo per selezionare il punto di lavoro. In Figura 4-30 è riportato il circuito realizzato.




Figura 4-30 Partitore Capacitivo

I diodi zener sono aggiunti per evitare che correnti inverse danneggino gravemente i condensatori elettrolitici utilizzati, mentre il resistore in serie R5 è utilizzato per limitare la corrente in fase di carica. I fusibili, sono, infine, una sicurezza aggiuntiva in caso di sovracorrenti istantanee.

Un veloce calcolo dell'impedenza porta al valore di capacità totale necessario.

$$V = X_C I \rightarrow 10 \text{ V} = X_C \cdot 10 \text{ A} \quad \text{Eq. 4.7}$$

$$X_C = 1 = \frac{1}{2\pi f C} \rightarrow C = \frac{1}{2\pi f} \quad \text{Eq. 4.8}$$

Considerando che il circuito dovrà funzionare anche a basse frequenze si ottiene

$$C = \frac{1}{2\pi \cdot 20} \cong 8 \text{ mF} \quad \text{Eq. 4.9}$$

Utilizzando condensatori commerciali e tenendo più alto il calcolo di Eq. 4.9, si imposta un valore di capacità equivalente di circa 10 mF.

Il valore così ottenuto di $V_{DD}/2$ è utilizzato come riferimento per il segnale di ingresso e per il carico. L'uscita del circuito, infatti, si richiude su questo nodo, attraverso il carico, il connettore Molex e la scheda contenente il sensore Hall.

A causa delle grandi capacità utilizzate l'alimentazione dovrà essere fornita seguendo alcune accortezze; Infatti i condensatori avranno inizialmente una fase di carica, la quale può durare anche qualche secondo. Se si applicasse istantaneamente l'intero voltaggio potrebbero crearsi delle sovracorrenti dovute alla rapida variazione di tensione. Per questioni di sicurezza è necessario alimentare il circuito inizialmente con una piccola tensione, e poi aumentarla lentamente agendo sull'alimentatore.

Il carico utilizzato è un resistore di potenza da 100 W e 500 mΩ, riportato in Figura 4-31, con package TO-247 con piastra in ceramica per il trasferimento del calore su dissipatore.



Figura 4-31 Resistore di Potenza MP9100

Il dissipatore di alluminio lamellare scelto per questi dispositivi è lo stesso che si usa per i package TO-220, rappresentato in Figura 4-32, il cui ingombro è tenuto conto nella footprint di Figura 4-33.



Figura 4-32 Dissipatore per resistori di Potenza




Figura 4-33 Footprint del resistore di potenza con dissipatore

Le simulazioni effettuate con PSpice confermano i risultati attesi, perciò si prosegue con la realizzazione dello schematico.

4.3.2. Generatore di Corrente ad Alta Frequenza

Lo stesso ragionamento viene effettuato anche per il circuito “veloce”: si utilizza un amplificatore operazionale in configurazione non invertente con guadagno pressoché unitario, chiuso su un carico resistivo piccolo e noto.

A tal proposito si mostra, in Figura 4-34, la configurazione tipica dell’OPA564.

In questo caso le correnti da erogare non sono alte come nel circuito precedente, è perciò possibile utilizzare un alimentatore DC bipolare, senza modificare la configurazione proposta. L’alimentazione sarà fornita a ± 12 V.




Figura 4-34 Configurazione Tipica OPA564

Anche per questo circuito le simulazioni Spice confermano i risultati sperati, si procede quindi alla realizzazione effettiva del circuito.

4.3.3. Schematico

Si procede disegnando, sulla suite Altium Designer, lo schematico dei due generatori di corrente da implementare. Di seguito saranno descritte le caratteristiche del circuito creato.

4.3.3.1. Generatore di Corrente di Potenza

Si è già analizzato come alimentare il dispositivo e la configurazione dell'operazionale. Si analizzano ora i dettagli delle altre connessioni, esaminando il pin-out in Figura 4-35.




Figura 4-35 Pin-Out dell'OPA549

Il dispositivo possiede un pin, I_{LIM} , per settare, tramite un resistore, il limite di corrente erogabile: l'applicazione richiede il massimo di corrente possibile, per cui non verrà imposto limite ne aggiunta una resistenza. Il pin è quindi connesso a REF, il piedino di riferimento dell'operazionale.

Il segnale di Enable/Status, ossia E/S, ha, come il nome descrive, due funzioni: se imposto a zero viene disabilitata l'uscita, mentre se lasciato flottante il circuito si abilita e fornisce indicazioni sullo stato. Se monitorato, infatti, indica se il dispositivo è in thermal shutdown, ovvero se la temperatura di giunzione ha superato i 160° . In questo caso la tensione su questo nodo scende a 200 mV, mentre in regime di funzionamento vale 3.5 V. Si decide di utilizzare questa funzione per alimentare un diodo LED, riportato in Figura 4-36, che fornirà indicazione se il dispositivo è acceso e funzionante.




Figura 4-36 LED su Enable/Status

Il produttore consiglia, inoltre, di aggiungere due capacità sui pin di alimentazione, una al tantalio e una ceramica, direttamente connesse vicino al package.

Il package scelto per l'applicazione è il T11, in particolare la versione KV con i pin sfalsati, come è possibile notare in Figura 4-37.



Figura 4-37 Package T11 dell'OPA549

Il package possiede, inoltre, un'aletta per il montaggio del dissipatore per la dispersione del calore, il quale va tenuto conto nel calcolo dell'ingombro in fase di layout. Si sceglie, a questo proposito, il dissipatore in alluminio adatto a tale package, raffigurato in Figura 4-38, della ditta AAVID, e si include nella creazione del footprint, riportata in Figura 4-39.



Figura 4-38 Dissipatore AAVID YB324G




Figura 4-39 Footprint OPA549 con Dissipatore

Per le connessioni di alimentazione vengono utilizzati cavi con connettori Banana Plug dalle ridotte dimensioni, per diminuire l'ingombro sulla scheda. Al contrario, per importare la sinusoide all'ingresso dell'operazionale, si utilizzano header sui quali connettere cavi coassiali con terminazione a cocodrillo, in quanto il segnale va riferito a $V_{DD}/2$.

Si rimanda all'Appendice B per lo schematico completo del circuito appena analizzato.

4.3.3.2. Generatore di Corrente ad Alta Frequenza

Si procede allo stesso modo anche per il secondo circuito di generazione di corrente, analizzando i punti critici del design.

L'operazionale OPA564 ha disponibili due package: entrambi sono equivalenti ad un SOP20 a 20 pin, con l'aggiunta di una piazzola *PowerPAD* per la dissipazione di calore, in un caso posto sulla parte superiore e nell'altro nella parte inferiore al package. Si sceglie la versione con piazzola sul bottom, mostrata in Figura 4-40, prendendo i dovuti accorgimenti in fase di design del layout. Questo permette di dissipare potenza direttamente sul piano di metallo a cui la piazzola è connessa.




Figura 4-40 Package HSOP-20 dell'OPA564

Il footprint, comprendente anche la piazzola inferiore, visualizzata in Figura 4-41.




Figura 4-41 Footprint HSOP-20 dell'OPA564

Il chip, utilizzato nella configurazione tipica fornita dal produttore, possiede anche pin per funzioni secondarie, visibili anche sul pin-out di Figura 4-42.




Figura 4-42 Pin-Out dell'OPA564

Nel caso che il dispositivo si surriscaldi un circuito di controllo lo disabilita per sicurezza, portando il pin T_{FLAG} a valore logico alto. La temperatura può essere controllata sul pin T_{SENSE} tramite un circuito secondario a cui questa applicazione non è interessata. Tramite un LED sul “FLAG” è possibile essere notificati in caso di spegnimento dovuto all’alta temperatura.

Il pin di E/S, ossia Enable/Shutdown, permette di disabilitare l’uscita del dispositivo, ponendolo a potenziale di alimentazione negativa V_- . Tramite un Jumper è possibile selezionare a quale potenziale venga forzato il pin, anche se un Enable non connesso permette comunque l’accensione del chip.

L’operazionale necessita di una tensione di riferimento digitale V_{DIG} che va, obbligatoriamente, fornita prima di applicare la tensione di alimentazione, pena il danneggiamento del dispositivo. Il valore di questa tensione deve essere:

$$(V_-) + 3V \leq V_{DIG} \leq (V_-) + 5.5V \quad \text{Eq. 4.10}$$

Per risolvere il problema il produttore consiglia alcuni circuiti di generazione. Il più immediato in termini di complessità prevede un diodo zener da 4.7 V e un resistore da 10 K Ω applicati tra le tensioni di alimentazione, come raffigurato in Figura 4-43.




Figura 4-43 Circuito di generazione di V_{DIG}

È possibile settare il limite di corrente erogabile dall'operazionale modificando il valore di resistenza applicato a I_{SET} , secondo la seguente formula definita dal produttore:

$$R_{SET} \cong \frac{24K\Omega}{I_{LIM}} - 5K\Omega \quad \text{Eq. 4.11}$$

Il valore minimo di resistenza è $7.5 K\Omega$, che imposta un limite di $1.9 A$, un valore al di sopra della capacità del dispositivo. Si sceglie un resistore da $12 K\Omega$ che impone un limite di $1.4 A$, assicurando un corretto funzionamento. Nel caso in cui la corrente erogata superi il limite imposto, il LED posto sul pin di controllo I_{FLAG} segnalerà l'utente accendendosi.

Anche su questo circuito le alimentazioni sono assicurate tramite connettori Banana Jack, mentre il segnale sinusoidale è importato grazie ad un cavo coassiale con terminazione MMCX.

4.3.4. Layout

Allo stesso modo della scheda già prodotta, vengono importate le footprint e i collegamenti definiti nello schematico sul piano di lavoro per il disegno del layout del PCB.

Essendo due circuiti separati, con alimentazioni differenti, si decide di dividere anche le masse. Si mantiene anche il fattore di forma della prima scheda stampata, in modo che una volta connesse tra di loro siano perfettamente allineate. Per questo motivo il primo vincolo

fissato è la posizione dei due connettori Molex femmina per il collegamento tra schede, che permette, ruotando la board, di connettere uno o l'altro circuito.

I dissipatori dei resistori e del OPA549 vanno posizionati correttamente: per evitare contatto con altri componenti, favorire il ricambio di aria e migliorare l'ingombro su scheda si sceglie di posizionarli sui bordi della scheda.

In Figura 4-44 è riportata la dimensione della scheda e le posizioni dei relativi componenti, collocati in modo da favorire lo sbroglio del circuito evitando il più possibile ponti. Dove questo non è possibile sono state utilizzate schiere di *via* per ottenere una bassa resistività del collegamento e in modo da favorire il trasporto di calore.




Figura 4-44 Layout componenti sulla scheda di Generazione di Correnti

Il PCB è diviso orizzontalmente e nella parte superiore è posizionato il circuito “lento”, mentre nella parte inferiore quello “veloce”. È facile notare come l'ingombro dei

condensatori elettrolitici ad alta capacità sia imponente rispetto ai restanti componenti SMD.

Per la dissipazione di potenza dell'OPA564 si è utilizzato un grande piano metallico sul top layer, in modo tale che il calore sia disperso nel rame; un'ampia zona quadrata di metallo è stata lasciata a vista in prossimità del chip, per una eventuale connessione di un dissipatore ceramico.

A differenza della scheda precedente, i collegamenti di questo circuito sono sostanzialmente più semplici, perciò due layer sono sufficienti allo sbroglio.

La maggior parte delle piste sono state tracciate creando aree di metallo per diminuire la resistività e il trasporto di calore.

Nelle successive Figura 4-45 e Figura 4-46 vengono mostrati i due layer definitivi.




Figura 4-45 Top Layer




Figura 4-46 Bottom Layer

Una volta definito il layout finale vengono estratti i file gerber ed inviati alla azienda produttrice. Nella Figura 4-47 e Figura 4-48 viene presentata la scheda in visualizzazione 3D tramite la suite Altium, mentre in Figura 4-49 è riportato il prodotto appena stampato senza alcun componente installato.




Figura 4-47 Visualizzazione 3D




Figura 4-48 Visualizzazione 3D del lato posteriore




Figura 4-49 Scheda Stampata

4.3.4.1. Montaggio

Il montaggio dei componenti avviene per gradi, collaudando ogni parte del circuito, e controllando che i collegamenti siano correttamente eseguiti.

Nella Figura 4-50 è riportato il circuito di generazione di corrente ad alta frequenza che, una volta confermato il funzionamento, è stata connessa alla scheda principale per collaudare il sistema.




Figura 4-50 Connessione tra le due schede - Senza dissipatori e cavi

La scheda con tutti i componenti installati, ma senza i dissipatori di potenza, è visualizzata in Figura 4-51.




Figura 4-51 Seconda Scheda Completa di componenti

4.4. Socket IC189 STM

Le esigenze di progetto richiedono test consecutivi su un ampio numero di chip, per i quali è, ovviamente, impensabile saldare su scheda ogni dispositivo ripetutamente, sia per i tempi necessari per compiere l'operazione, sia per il rischio di danneggiamento della scheda o dei pin.

È indispensabile un adattatore che permetta di sostituire in modo rapido e sicuro i chip. I sensori in esame sono prodotti con il package a 36 pin PowerSO36, raffigurato in Figura 4-52, che permette una eventuale dissipazione di calore tramite la piastra di metallo esterna, posizionata sotto il chip [17].




Figura 4-52 Raffigurazione del Package PowerSO36

Durante l'applicazione di correnti a basso amperaggio, o comunque impresse per breve tempo, il package non necessita di particolari dissipatori di calore.

Il corrispettivo adattatore per questo tipo di package è il socket IC189, che tramite un meccanismo a pressione a molla permette il posizionamento del chip al suo interno in pochi secondi. In Figura 4-53 è mostrato l'esploso dell'adattatore, dove viene indicato con "1" il punto dove premere per aprire il meccanismo, "4" la molla dei contatti e "10" la molla di ritorno. Dall'immagine si può notare che ogni contatto con il pin del chip è ripetuto due volte al di sotto dell'adattatore, creando due gruppi di piedini distanziati con passo diverso, come suggerisce la footprint riportata in Figura 4-54.

Infine, in Figura 4-55 è visualizzato il particolare della piazzola e il contatto a molla, con e senza chip inserito.




Figura 4-53 Esploso Socket IC189




Figura 4-54 Footprint del Socket IC189




Figura 4-55 Particolare della piazzola e del contatto - A sinistra senza chip, a destra con chip




Figura 4-56 Footprint Socket IC189

5. Test Finali

Successivamente all'assemblaggio dei componenti su entrambe le schede, si procede al collaudo delle stesse, per verificarne tutte le funzionalità.

5.1. Collaudo Schede di Test

La fase di collaudo prevede la verifica del corretto funzionamento di ogni singola parte che compone la scheda finale, in modo tale da risolvere eventuali sorgenti di errore. Si controllano i seguenti circuiti: alimentazione, generazione degli offset, generazione dei clock, i due generatori di corrente “lento” e “veloce”.

Purtroppo nello sviluppo delle due schede sono stati riscontrati, in fase di collaudo, alcuni difetti di design o di componentistica, illustrati di seguito insieme alle soluzioni adottate.

5.1.1. Scheda Principale

5.1.1.1. Comunicazione tra PIC e CDCE913

Durante la fase di collaudo del circuito di generazione dei clock è stato riscontrato un problema nella comunicazione tra i due dispositivi, CDCE913 e PIC.

Infatti sui pin del CDCE913 sui quali avviene la comunicazione con protocollo I2C, e più precisamente SDA e SCL, 13 e 12 rispettivamente, sono presenti dei resistori di *pull-up* interni al chip. In molti casi questi ultimi non sono sufficienti, per cui vanno integrati aggiungendo resistori esterni al chip e connessi all'alimentazione, non previsti in fase di progetto [13].

Per questo motivo sono stati aggiunti quattro resistori da 4.7 K Ω sui pin sopradescritti come nello schematico di Figura 5-1.




Figura 5-1 Correzione dei pin del protocollo I²C

5.1.1.2. PIC Reset

Un ulteriore difetto di funzionamento rilevato è nella connessione tra il PIC e il pulsante di reset.

Infatti il controllore è programmato per mantenere un livello logico alto su tale nodo, ma essendo alimentato a 3.3 V, viene portato a questo valore. Questa ampiezza non è ovviamente compatibile con il sensore Hall, il quale è alimentato a 1.8 V.

Purtroppo il PIC non permette la programmazione del valore di tensione da porre in uscita, per cui l'unica soluzione possibile è quella di interrompere il collegamento tra i due, tagliando la pista, e lasciando il reset abilitabile solamente dall'utente manualmente.

5.1.2. Scheda Secondaria

5.1.2.1. Enable su OPA549

Anche sulla seconda scheda sono stati rilevate imperfezioni di progettazione.

Sul pin di Enable è stato creato un circuito per il monitoraggio del Thermal Shutdown tramite un diodo LED e un resistore, tra il nodo e massa. Non è stato considerato, infatti, che prelevando corrente dal chip questa configurazione è tale da scaricare il piedino di E/S, portandolo a un valore prossimo a massa, precludendo l'accensione del dispositivo. Il circuito corretto prevedrebbe un inverter tale da evitare che la corrente venga estratta dal PIN, ed accendendo il LED in caso di spegnimento dovuto al calore nel chip.

La soluzione adottata in questo caso è l'esclusione di tale circuito, eliminando il percorso verso massa, dissaldando la resistenza R4. Il controllo del thermal shutdown sarà effettuato usando un multimetro di controllo connesso al pin E/S.

5.2. Impostazione dei Test Finali

Terminati i collaudi iniziali e verificato che entrambe le schede operassero come desiderato, si procede ad eseguire i test con il sensore Hall, funzioni per cui sono state progettate.

Il primo setup realizzato prevede la scheda principale correttamente alimentata e con un sensore KC36AA Test alloggiato nel socket, del quale si attiva il segnale di Enable tramite un jumper sul corretto header. Tramite l'interfaccia USB si programma il PIC per la generazione dei clock e si connettono i cavi coassiali delle uscite all'oscilloscopio. Si decide di non interconnettere la seconda scheda stampata al sistema, per eseguire i primi test con correnti continue di piccolo valore. La corrente viene generata tramite un alimentatore DC e un resistore di potenza di valore noto in serie ai cavi che lo collegano alla scheda, connessi tramite morsetti a coccodrillo al connettore Molex.

In Figura 5-2 è mostrata la configurazione appena descritta.




Figura 5-2 Prima Configurazione di Test

In questa modalità i segnali sono analizzati tramite l'oscilloscopio, senza il supporto della scheda di acquisizione Linear, anche per osservare il corretto andamento temporale della tensione sul nodo OUT. I risultati ottenuti sono in linea con quelli dei test funzionali eseguiti in precedenza. In Figura 5-3 è riportata una forma d'onda in uscita dal sensore, elaborata tramite Matlab, dopo aver estratto i campioni dall'oscilloscopio. Dopo essere state sincronizzate rispetto al Sync, vengono messi a confronto due casi: senza corrente e con corrente impressa di 500 mA in continua.

Considerando, a meno del rumore sulla misura, una variazione di tensione di circa 50 mV a fronte di una corrente di 0.5 A si ottiene una sensibilità nell'intorno di 100 mV/A, esattamente in linea con le prestazioni previste.




Figura 5-3 Campionamento di un canale di uscita con due diverse correnti impresse - Immagine estratta da [1]

Si prosegue quindi creando il setup definitivo, con tutte le schede connesse in cascata, come descritto nello schema a blocchi di Figura 5-4. Si sceglie innanzitutto quale parte della scheda di generazione delle correnti utilizzare e la si connette alla scheda principale. Tramite i cavi coassiali quest'ultima riporta il clock a 100 MHz e il segnale di uscita del sensore Hall selezionato alla scheda di acquisizione. Il sistema composto dalle due schede Linear campiona il dato fornito e lo invia, tramite il cavo USB, al PC, sul quale è possibile salvare la forma d'onda ottenuta in formato *csv*.




Figura 5-4 Schema a Blocchi del Setup Definitivo

Per eseguire queste letture è stato trasferito l'intero sistema all'interno di una gabbia di Faraday, per ridurre le interferenze esterne. La Figura 5-5 rappresenta una parte del setup definitivo dentro la gabbia, senza la scheda di generazione delle correnti.




Figura 5-5 Setup definitivo dentro la gabbia di Faraday

5.3. Risultati Test Finali

Si effettuano misure sul sistema in esame immettendo correnti con differenti ampiezze e frequenze nel sensore Hall. Il dispositivo risponde con reattività come previsto, ma non esente da rumore.

Si giunge a imporre un segnale in corrente sinusoidale a 1 MHz e 200 mA di ampiezza. Considerando i limiti in frequenza, già analizzati, della scheda di acquisizione, ovvero in grado di campionare a 2 MS/s, si è nella condizione di minima frequenza di campionamento necessaria.

A questa frequenza viene catturato un campione ogni 500 ns, esattamente la metà del periodo del segnale d'ingresso, di 1 μ s. Si ripetono le acquisizioni prendendo come istante iniziale un picco di una semionda: in questo caso si ottiene un campione su ogni semionda, riuscendo a ricostruire il segnale anche se al limite con il teorema di Shannon sul campionamento.

In Figura 5-6 è visualizzata in alto la sinusoide in corrente impressa sul sensore, mentre in basso i campioni interpolati raffiguranti la risposta in tensione del sistema.




Figura 5-6 Acquisizione di una sinusoide a 1 MHz - Immagine estratta da [1]

I dati ottenuti sono stati elaborati con il software di calcolo numerico Matlab, col quale è si è cercato di ripristinare il sincronismo dei due segnali, ma senza alcun riferimento. A causa del non perfetto sincronismo è presente una ridotta compressione del segnale, ma che non pregiudica il risultato che si desidera ottenere: raggiungere una banda di 1 MHz.

La scheda di acquisizione restituisce il livello del campione ottenuto, dentro alla finestra dei valori possibili compresi tra 5 e -5 V. Calcolando il valore di ogni singolo livello si valuta la tensione del segnale: avendo 16 bit di risoluzione si ottengono 65536 livelli che dividono la finestra di 10 V, determinando che ogni livello vale 152 μ V. Dal valore in livelli ottenuto dall'ADC ne consegue che la tensione di Hall varia di circa 15 mV in risposta alla corrente fornita, in linea con le prestazioni attese.

Si desidera confermare che effettivamente il sensore abbia una velocità di risposta tale da rilevare le variazioni fino ad 1 MHz, eseguendo una seconda prova. Si fornisce all'ingresso del sensore un segnale in corrente ad onda quadra, con fronte di salita molto rapido. Il tempo di risposta del sistema definisce la larghezza di banda raggiungibile. In Figura 5-7 è riportata la risposta campionata al fronte di salita.




Figura 5-7 Risposta ad un fronte di salita - Immagine estratta da [1]

A fronte di un cambiamento repentino di corrente il dispositivo risponde innalzando la tensione, ma a causa di alcune non linearità si aggiungono anche componenti ad alta frequenza, che vengono filtrate dalla banda del sistema, creando dei ridotti *overshoot* nel risultato. Ad ogni modo è immediato notare il breve tempo di risposta del sensore, che è di solamente 1 μ s, il che conferma la capacità di lavorare a frequenze di almeno 1 MHz.

5.4. Problemi Riscontrati sul Chip KC36

Durante i collaudi e i test preliminari e finali, sono stati rilevati diversi banchi o malfunzionamenti di varia natura. Verranno elencati di seguito esplicitando le possibili cause del difetto.

5.4.1. Segnale Sync

Nelle numerose prove di funzionamento effettuate durante il percorso del progetto, il segnale di sincronismo è stato affetto da un difetto.

Ogniquale volta al nodo venisse applicata una capacità di qualsiasi tipologia, dalla sonda da oscilloscopio, un cavo coassiale, un filo di rame o persino un dito, il canale di uscita dello stesso core modificava il proprio valore, fino a saturazione, rendendolo inutilizzabile. Se si campiona solamente il segnale di Sync, questo non appare distorto. Stessa considerazione sul solo segnale OUT.

Tutte le misure di questo elaborato sono state effettuate controllando, in primo luogo, che entrambi i segnali di Sync dei due core fossero identici e perfettamente sincronizzati. A tal punto è stato campionato il segnale di uscita di un canale ma sincronizzandolo con il Sync dell'altro core, per non incorrere nella saturazione di OUT.

L'origine di questo difetto potrebbe derivare dalla mancanza di un buffer prima del piedino di uscita del segnale di Sync. Questo comporta che il nodo risente della capacità aggiunta e ne rimane rallentato rendendo il sistema di generazione delle fasi asimmetrico. Lo scompenso si ripercuote sul sistema di lettura interno al chip, modificando le fasi stesse o le operazioni del DDA, portando a misurazioni sbagliate, fino ad una saturazione del canale.

5.4.2. Offset Non Indipendente

Prima di procedere ad una misurazione effettiva, all'accensione del circuito l'offset richiede di essere settato, in modo tale che il canale di uscita stia a 900 mV a riposo. Questa operazione viene effettuata su tutti i canali separatamente, avendo creato un circuito di generazione dell'offset per ogni core.

Questa separazione non è sempre realizzata, in quanto variando la resistenza sul trimmer di un canale, talvolta anche l'altro core risente della modifica effettuata, modificando il valore di tensione. Visualizzando entrambi i canali contemporaneamente sull'oscilloscopio è necessario variare entrambi i valori di offset per trovare il compromesso che permetta la visualizzazione corretta di entrambe le uscite.

Si ipotizza che il cacciavite utilizzato per la variazione meccanica del trimmer possa fungere da antenna per interferenze esterne e disturbare il sensore.

5.4.3. Un Core Non Funzionante

Nell'ambito di alcuni test effettuati uno dei due core non presentava alcuno stato stabile. Modificando il valore dell'offset tale canale modificava il segnale di uscita, ma non era possibile impostarlo a 0.9 V in quanto, con una minima variazione, la tensione si alterava fino alla saturazione superiore o inferiore.

Non è chiaro se l'origine del problema provenisse da un difetto di fabbricazione di quel core oppure da un circuito di generazione dell'offset di scarsa qualità. Sono necessari test approfonditi per valutare le cause.

5.4.4. Segnale di Clock Sensibile

Infine si è constatato che il segnale di clock fosse estremamente sensibile ad ogni sollecitazione esterna. Sia nel caso di una sonda da oscilloscopio, sia un cavo e infine il solo avvicinare un dito o un cacciavite alla pista su cui esso scorre rende instabile l'intero sistema. Questo non inficia, però, la misura effettuata sullo stesso e il difetto è presente solo in caso di Clock a 32 MHz.

L'ipotesi avanzata dal gruppo prevede che il segnale risenta del carico capacitivo aggiunto e rallenti il segnale stesso, probabilmente dovuto al non adattamento di impedenza di uscita dal CDCEL91.

Conclusioni

Il presente lavoro di tesi aveva come scopo fondamentale il test dei circuiti integrati KC36 sviluppati dal gruppo di ricerca. Tali chip integrano al loro interno una pista in rame che permette il passaggio di elevate correnti, dei sensori magnetici a effetto Hall in tecnologia CMOS e tutta la circuiteria elettronica analogica per il primo condizionamento del segnale. Per effettuare una corretta analisi e caratterizzazione dei dispositivi è necessario realizzare un setup stabile e ben collaudato. Lo studio e la progettazione dei circuiti e delle schede necessarie per la realizzazione del setup di misura sono la parte principale di questa tesi.

Le sfide principali nel progetto delle schede riguardavano la generazione di correnti a 10 A di picco e con frequenze di 1 MHz, oppure il campionamento sincrono a 2 MS/s della risposta. I problemi sono stati risolti dividendo il requisito di corrente in due circuiti separati che raggiungessero ognuno un requisito nel primo caso, e nell'utilizzo di una scheda di acquisizione dati da sincronizzare con i segnali provenienti dal chip nel secondo caso.

Una prima analisi del funzionamento dei chip KC36 è stata eseguita su schede breadboard e multi-fovi. Questa ha permesso di individuare i punti critici nella realizzazione del sistema di test. Tramite software di simulazione, studi approfonditi sui circuiti necessari alle misure e alcuni test preliminari, si sono poi gettate le basi per la creazione di due schede a circuiti stampati che permettessero una discreta flessibilità e affidabilità, mantenendo i costi di produzione ridotti.


Alla luce di quanto realizzato sono state necessarie alcune modifiche o accortezze per risolvere piccoli difetti di design, ma i collaudi effettuati soddisfano pienamente le richieste di progetto. È stato comprovato, infatti, il funzionamento delle schede stesse e la stabilità del setup configurato.

Il setup di misura realizzato, caratterizzato dalle due schede sviluppate, è stato poi utilizzato per confermare la larghezza di banda e la reattività del sensore. Vengono, infatti, eseguiti alcuni test che misurano una risposta ad 1 MHz di frequenza e con tempi di risposta a fronti di salita dell'ordine del μs .

Questo lavoro prevede di essere il fondamento per future sperimentazioni, maggiormente accurate, per la caratterizzazione lo studio delle criticità del dispositivo.


Appendice A

Di seguito le due pagine di schematico della scheda principale.



Appendice B

Di seguito lo schematico della scheda secondaria, di generazione delle correnti.



Indice delle Figure

Figura 1.1 Conduttore elettrico soggetto ad effetto Hall	3
Figura 1.2 Modello semplificato di Sensore ad Effetto Hall	5
Figura 1.3 Tecnica dello Spinning Current.....	7
Figura 2-1 Schema a blocchi del Chip KC36xA	11
Figura 2-2 Diagramma delle fasi generate.....	12
Figura 2-3 Rappresentazione del segnale di Sync correlato al segnale di uscita V_{out}	13
Figura 3-1 Ponte Resistivo realizzato su scheda Millefori	19
Figura 3-2 Schematico Setup KC36CA Test	19
Figura 3-3 Configurazione degli strumenti nel Setup del KC36CA Test	20
Figura 3-4 Rappresentazione del partitore resistivo realizzato su Millefori.....	21
Figura 3-5 Setup KC36CA Test su Breadboard interconnesso a Sensore Hall quadrato ..	22
Figura 3-6 Schematizzazione della fase di polarizzazione del sensore	23
Figura 3-7 Rappresentazione delle fasi di Bias a 1KHz per un ponte a 3.3K Ω - Giallo: Clock; Viola: Nord; Verde:Est.....	24
Figura 3-8 Rappresentazione delle fasi di Bias a 1MHz per un ponte a 3.3K Ω - Giallo: Clock; Viola: Nord; Verde: Est.....	25
Figura 3-9 Rappresentazione delle fasi di Bias a 15MHz per un ponte a 470 Ω - Giallo: Clock; Viola: Nord; Verde: Est.....	25
Figura 3-10 Tensione sul nodo di uscita del circuito di Read-Out	27
Figura 3-11 Schematico Setup KC36AA Standard	29
Figura 3-12 Setup Strumentazione per Test su KC36AA.....	29
Figura 3-13 Foto del Setup provvisorio per il KC36AA	30
Figura 3-14 Risultati dal test su KC36AA - Nessuna Corrente Impressa - Giallo: OUT, Azzurro: Sync, Verde: Clock.....	31
Figura 3-15 Risultati dal test su KC36AA - Impresso 500 mA - Giallo: OUT, Azzurro: Sync, Verde: Clock	31
Figura 3-16 Oscilloscopio Tektronix	33
Figura 3-17 DsPIC PIC24FJ128GC010.....	34
Figura 3-18 Analizzatore Logico Saleae PRO 8.....	35
Figura 3-19 Debug Board NXP LCP-Link2	35
Figura 3-20 Evaluation Board connessa alla Data Capture Card di Microchip.....	36

Figura 3-21 Evaluation Module di TI ADS5560EVM	37
Figura 3-22 Schema indicativo sulle tempistiche di conversione dell'ADC.....	38
Figura 3-23 Evaluation Board di Linear 1783A-A, con ADC LTC2380-16.....	39
Figura 3-24 Conversione single-ended a differential.....	39
Figura 3-25 Scheda di lettura DC718C.....	40
Figura 3-26 Schema a Blocchi interno CDCE913	42
Figura 3-27 Interfaccia di Programmazione PICKIT3	42
Figura 4-1 Schema a blocchi generale delle due schede.....	43
Figura 4-2 Schematico Generale dei Blocchi della scheda principale.....	46
Figura 4-3 Modello 3D del connettore Molex a 8 Pin Maschio	47
Figura 4-4 Modello 3D del connettore Molex a 8 pin Femmina	47
Figura 4-5 Particolare del Circuito di Reset	48
Figura 4-6 Particolare delle Resistenze per circuito di polarizzazione	48
Figura 4-7 Particolare dello Schematico della scheda DC1783A-A	49
Figura 4-8 Connettore Flat e Header per la selezione e la connessione di Sync	50
Figura 4-9 Particolare del circuito di generazione degli Offset	51
Figura 4-10 Connettore MMCX Femmina	52
Figura 4-11 Cavi coassiali e confronto tra MMCX e BNC maschi	52
Figura 4-12 Regolatore di Tensione per la generazione della V_{CM}	53
Figura 4-13 Schematico parte Generazioni dei Clock	53
Figura 4-14 Codice per la comunicazione I ² C	55
Figura 4-15 Codice per la configurazione a 32 MHz	56
Figura 4-16 Connettore Test Banana Plug.....	58
Figura 4-17 Footprint Connettore a Banana	58
Figura 4-18 Schermata di creazione Footprint IC189.....	59
Figura 4-19 Layout componenti.....	60
Figura 4-20 Bottom Layer	61
Figura 4-21 Top Layer	62
Figura 4-22 Layer Interno #1	63
Figura 4-23 Layer interno #2	64
Figura 4-24 Visualizzazione 3D della scheda finita	65
Figura 4-25 Visualizzazione in 3D del retro della scheda	65
Figura 4-26 Scheda stampata	66
Figura 4-27 Scheda Principale finita.....	67

Figura 4-28 Schematico generale dei blocchi della scheda secondaria	68
Figura 4-29 Configurazione Tipica OPA549.....	69
Figura 4-30 Partitore Capacitivo.....	70
Figura 4-31 Resistore di Potenza MP9100	71
Figura 4-32 Dissipatore per resistori di Potenza.....	72
Figura 4-33 Footprint del resistore di potenza con dissipatore.....	72
Figura 4-34 Configurazione Tipica OPA564.....	73
Figura 4-35 Pin-Out dell'OPA549	74
Figura 4-36 LED su Enable/Status	75
Figura 4-37 Package T11 dell'OPA549	75
Figura 4-38 Dissipatore AAVID YB324G	76
Figura 4-39 Footprint OPA549 con Dissipatore.....	76
Figura 4-40 Package HSOP-20 dell'OPA564	77
Figura 4-41 Footprint HSOP-20 dell'OPA564.....	77
Figura 4-42 Pin-Out dell'OPA564	78
Figura 4-43 Circuito di generazione di V_{DIG}	79
Figura 4-44 Layout componenti sulla scheda di Generazione di Correnti	80
Figura 4-45 Top Layer	82
Figura 4-46 Bottom Layer	83
Figura 4-47 Visualizzazione 3D	84
Figura 4-48 Visualizzazione 3D del lato posteriore	84
Figura 4-49 Scheda Stampata	85
Figura 4-50 Connessione tra le due schede - Senza dissipatori e cavi.....	86
Figura 4-51 Seconda Scheda Completa di componenti	87
Figura 4-52 Raffigurazione del Package PowerSO36	88
Figura 4-53 Esploso Socket IC189	89
Figura 4-54 Footprint del Socket IC189	89
Figura 4-55 Particolare della piazzola e del contatto - A sinistra senza chip, a destra con chip.....	90
Figura 4-56 Footprint Socket IC189	90
Figura 5-1 Correzione dei pin del protocollo I ² C	92
Figura 5-2 Prima Configurazione di Test	93
Figura 5-3 Campionamento di un canale di uscita con due diverse correnti impresse - Immagine estratta da [1]	94

Figura 5-4 Schema a Blocchi del Setup Definitivo	95
Figura 5-5 Setup definitivo dentro la gabbia di Faraday	95
Figura 5-6 Acquisizione di una sinusoide a 1 MHz - Immagine estratta da [1]	96
Figura 5-7 Risposta ad un fronte di salita - Immagine estratta da [1].....	97

Bibliografia

- [1] M. Crescentini, et al, “A 2 MS/s 10A Hall Current Sensor System-on-Chip with Digital Compressive Sensing Encoder in 0.16 μm BCD.”, *submitted to Int. Solid State Circ. Conf. (ISSCC) 2016*.
- [2] M. Demierre, “Improvements of CMOS Hall Microsystems and Application for Absolute Angular Position Measurements”, *Ph.D. Thesis*, EPFL, 2003.
- [3] M. Banjevic, “High Bandwith CMOS Magnetic Sensors Based on Miniaturized Circular Vertical Hall Device”, *Ph.D. Thesis*, EPFL, 2011.
- [4] A. Bilotti, et al, “Monolithic Magnetic Hall Sensor Using Dinamic Quadrature Offset Cancellation”, *IEEE J. Solid State Circ.*, vol. 32, Giugno 1997.
- [5] J. Jiang, “A Continuous-Time Ripple Reduction Technique for Spinning-Current Hall Sensors”, *IEEE J. Solid State Circ.*, vol. 49, Luglio 2014.
- [6] H. Heidari, “A CMOS Curren-Mode Magnetic Hall Sensor With Integrated Front-End”, *IEEE Trans. Circ. Sys.-I:Reg.Papers*, vol. 62, Maggio 2015

Datasheets:

- [7] Power Operational Amplifier OPA564 <http://www.ti.com/lit/ds/symlink/opa564.pdf>
- [8] Power Operational Amplifier OPA549 <http://www.ti.com/lit/ds/symlink/opa549.pdf>
- [9] 16-Bit 2Msps Low Power SAR ADC LTC2380-16
<http://cds.linear.com/docs/en/datasheet/238016fa.pdf>
- [10] Demo Board DC1783A-A
<http://cds.linear.com/docs/en/demo-board-manual/dc1783afb.pdf>
- [11] USB Data Acquisition Controller DC718C
<http://cds.linear.com/docs/en/demo-board-manual/dc718f.pdf>
- [12] High-Performance Microcontroller PIC18F27J13
<http://ww1.microchip.com/downloads/en/DeviceDoc/39974A.pdf>

[13] Programmable 1-PLL VCXO Clock Synthesizer CDCE913

<http://www.ti.com/lit/ds/symlink/cdce913.pdf>

[14] Molex KK Female

http://www.molex.com/webdocs/datasheets/pdf/en-us/0009521086_PCB_RECEPTACLES.pdf

[15] Molex KK Male

http://www.molex.com/webdocs/datasheets/pdf/en-us/0026605080_PCB_HEADERS.pdf

[16] Linear Voltage Regulator ADP151

<http://www.analog.com/media/en/technical-documentation/data-sheets/ADP151.pdf>

[17] Socket STM IC189 IC189-0362-098P.pdf

Ringraziamenti

Eccoci di nuovo. Alla parte più ardua di tutto il lavoro di tesi. Non è stato facile. Ci è voluto tempo. Ma un percorso arduo fa apprezzare appieno ogni piccola soddisfazione.

Ringraziare tutte le persone che hanno aiutato al raggiungimento di questo meraviglioso traguardo sarebbe troppo prolisso.

Innanzitutto, la persona che più mi ha sopportato e supportato in questi lunghi anni, è anche la più importante della mia vita. Gli anni passati assieme sono stati meravigliosi, e so che i prossimi saranno ancora meglio. Cosa aggiungere ad una persona già perfetta?

Grazie, Claudia.

Lavorare a questa tesi è stato interessante, divertente e stimolante. Il gruppo di lavoro mi ha subito fatto sentire uno di famiglia e mi ha permesso di godere di questi pochi mesi assieme. Grazie!!

Desidero ringraziare anche la mia famiglia, che mi ha permesso di proseguire gli studi e che mi ha supportato fino alla fine. Grazie Mille!

Gli amici finiscono sempre nel fondo della pagina, ma non è il posto che meritano. Grazie ragazzi.

Ciao Marco. A Te.