

ALMA MATER STUDIORUM – UNIVERSITA' DI BOLOGNA

CAMPUS DI CESENA

SCUOLA DI INGEGNERIA E ARCHITETTURA

**CORSO DI LAUREA MAGISTRALE IN INGEGNERIA ELETTRONICA E
TELECOMUNICAZIONI PER LO SVILUPPO SOSTENIBILE**

TESI DI LAUREA

in

SISTEMI DI CONVERSIONE DELL'ENERGIA ELETTRICA LM

**PROGETTAZIONE E REALIZZAZIONE DI UN
CONVERTITORE MONOFASE IN SiC PER
APPLICAZIONI FOTOVOLTAICHE**

CANDIDATO:

Stefano Cardillo

RELATORE:

Dott. Ing. Michele Mengoni

CORRELATORE:

Dott. Ing. Gabriele Rizzoli

Anno Accademico 2013/2014

Sessione III

Ringraziamenti

I miei ringraziamenti vanno a tutti coloro che mi hanno accompagnato e sostenuto in questi anni di carriera universitaria e hanno contribuito alla realizzazione di questa tesi di laurea.

Al mio relatore Michele Mengoni per avermi offerto l'opportunità di svolgere questo progetto ed avermi accompagnato passo a passo nella sua realizzazione in questi ultimi mesi.

Al mio correlatore Gabriele Rizzoli per avermi aiutato nei momenti di difficoltà ed avermi trasmesso con entusiasmo e pazienza le sue conoscenze.

Alla mia famiglia, Paolo, Cristina e Giulia per avermi supportato in questi anni e aver sempre creduto in me.

A Milena che mi ha sostenuto nei momenti più difficili di questo ultimo periodo universitario trasmettendomi serenità e forza.

Stefano.

Indice

INTRODUZIONE	1
CAPITOLO 1 – ELEMENTI DI ELETTRONICA DI POTENZA	
1.1 Premessa	3
1.2 Configurazione di un impianto fotovoltaico	4
1.3 IGBT e JFET	7
1.4 Convertitori DC-DC	13
1.4.1 Chopper Buck	14
1.5 Inverter	18
1.5.1 Inverter Monofase	18
1.5.2 Tensione di modo comune (CMV)	24
1.5.3 Inverter per applicazione solare	28
1.5.4 Confronto H5, HERIC e H6	32
1.5.5 Funzionamento del Ponte H6	39
CAPITOLO 2 – SILICON CARBIDE E NUOVE TECNOLOGIE	
2.1 Il Silicon Carbide (SiC)	43
2.2 Si vs SiC – Analisi dell'efficienza	46
2.3 Si vs SiC – Emissioni EMI	52
2.4 Si vs SiC – Analisi dei costi	59
2.5 Si vs SiC – H6	64
CAPITOLO 3 – CONTROLLO DELL'INVERTER	
3.1 Modulazione PWM	69
3.2 Controllo dell'Inverter	71
3.2.1 Modulazione Bipolare o a Due Livelli	71
3.2.2 Modulazione Unipolare o a Tre Livelli	73
3.2.3 Modulazione Discontinua	76
3.3 Misura di segnali PWM	78

3.3.1 Modulazione PWM – Teoria Matematica	79
3.3.2 Modulazione Unipolare	81
3.3.3 Modulazione Discontinua	83
3.3.4 Modulazione H6 con cortocircuito di inverter	95

CAPITOLO 4 – SIMULAZIONE DEL CIRCUITO E STRATEGIE PER IL CONTROLLO

4.1 Matlab e Plecs	99
4.2 Tecniche per il controllo	101
4.2.1 Controllo del Boost converter	102
4.2.2 MPPT	104
4.2.3 Implementazione del controllo dell’Inverter	108
4.2.4 Taratura dei regolatori	117
4.3 Simulazione del modulo fotovoltaico	117
4.4 Phase-Locked Loop (PLL)	119
4.5 Struttura del convertitore	124
4.6 Simulazione del circuito	125
4.7 Confronto tecniche di modulazione	126
4.8 Simulazione MPPT	134
4.9 Confronto con Ponte H	137

CAPITOLO 5 – ALTIUM DESIGNER

5.1 Introduzione	140
5.2 Creazione di un nuovo progetto	140
5.3 Creazione di uno Schematico	141
5.4 Opzioni di uno Schematico e Librerie	142
5.5 Disegno del circuito	149
5.6 Opzioni di Progetto	151
5.7 Creazione Librerie	153
5.7.1 Libreria di uno schematico	153
5.7.2 Libreria PCB	157

5.8 Creazione di un documento PCB	164
5.9 Import dello Schematico su PCB	166
5.10 Manipolazione dei Layer	168
5.11 Regole di disegno del PCB	171
5.12 Regole generali per il Routing	174
5.13 Immagine 3D	178

CAPITOLO 6 – PROGETTO DEL CONVERTITORE

6.1 Struttura del progetto	179
6.2 Scheda Driver	181
6.2.1 Driver	181
6.2.2 Optoisolatore	183
6.2.3 Resistenza di Gate	185
6.2.4 Circuito di Desat	187
6.2.5 Reset	190
6.2.6 Protezione dagli abbassamenti di tensione (Under Voltage Lockout)	190
6.2.7 Ready	191
6.2.8 Resistenze di pull-up	192
6.2.9 Connettori	193
6.2.10 HCPL-3120	193
6.2.11 Scheda driver-layout	194
6.3 Scheda di potenza	195
6.3.1 Dispositivi di potenza	195
6.3.2 Power MOSFET	198
6.3.3 Perdite di potenza nel MOSFET	207
6.3.4 Bus DC	208
6.3.5 Segnali PWM	209
6.3.6 Gestione del segnale di RESET	215
6.3.7 Sensori	218
6.3.8 Alimentazioni	221

6.3.9 Layout Scheda di Potenza	223
CAPITOLO 7 – COLLAUDO	
7.1 Misure di collaudo	225
CAPITOLO 8 – PROVE SPERIMENTALI	
8.1 Banco di misura	233
8.2 Misure di prestazione	235
8.2.1 Prova termica – Modulazione Unipolare	237
8.2.2 Prova termica – Modulazione Discontinua senza nulle	238
8.2.3 Prova termica – Modulazione Discontinua con nulla alta	240
8.2.4 Prova termica – Modulazione Discontinua con nulla alta e bassa	241
8.2.5 Prova termica – Modulazione H6 con cortocircuito di inverter	242
8.3 Misura ed elaborazione della CMV	244
8.3.1 CMV – Modulazione Unipolare	245
8.3.2 CMV – Modulazione Discontinua	247
8.3.3 CMV – Modulazione H6 con cortocircuito di inverter	249
8.3.4 Analisi dei risultati	251
BIBLIOGRAFIA	257

Introduzione

Negli ultimi anni si è assistito ad un notevole sviluppo e diffusione dei sistemi di produzione di energia rinnovabile, in particolar modo di sistemi eolici e fotovoltaici. La sempre maggior richiesta di energia e la necessità di far fronte ai problemi di inquinamento sempre più intenso, a causa dei combustibili fossili, ha portato ad una crescita nell'interesse ad adottare queste nuove tecnologie per il sostentamento energetico della popolazione. In seguito all'adozione di tali sistemi si è verificata un'intensificazione della ricerca e dello sviluppo tecnologico in tale ambito al fine di massimizzare la produzione dell'energia. Un ruolo chiave nella gestione dell'energia ed in particolar modo nell'interfacciamento del sistema di produzione con il carico è svolto dall'elettronica di potenza. L'obiettivo principale della ricerca in tale ambito consiste nella individuazione di nuove tecnologie che permettano un incremento dell'efficienza di conversione anche di soli pochi punti percentuale.

L'attività di tesi, svolta presso il LEMAD (Laboratorio di Macchine e Azionamenti del Dipartimento DEI), è stata quindi focalizzata nella progettazione e in seguito realizzazione di un convertitore per applicazioni fotovoltaiche. L'interesse nei confronti delle nuove tecnologie ha portato ad una scelta innovativa per quanto riguarda la configurazione dell'inverter costituente il convertitore. Tale configurazione, che prende il nome di Full Bridge DC Bypass o più semplicemente ponte H6, ha permesso la realizzazione di un convertitore compatto poiché non necessitante di un trasformatore per garantire l'isolamento tra i moduli PV e la rete. Inoltre l'adozione di due switch aggiuntivi rispetto ad un comune ponte H ha garantito una notevole riduzione delle perdite dovute alla tensione di modo comune (CMV) con conseguente incremento dell'efficienza.

La ricerca di nuove tecnologie non è stata concentrata solamente nello studio di nuove configurazioni di inverter ma anche nell'individuazione di innovativi dispositivi di potenza. In particolar modo il silicon carbide o SiC ha dimostrato in diverse occasioni di essere un materiale superiore al silicio nelle applicazioni di

potenza. Sono stati quindi realizzati due convertitori utilizzando due differenti dispositivi di potenza (MOSFET in SiC e IGBT in Si) in modo tale da determinare le diverse prestazioni. Un ulteriore studio è stato svolto sulle tecniche di modulazione al fine di valutarne le differenti caratteristiche ed individuare quella più conveniente nella conversione utilizzando il ponte H6.

L'elaborato è stato quindi strutturato nel seguente modo:

- nel primo capitolo viene fornita una descrizione della struttura dei più comuni impianti fotovoltaici, delle problematiche annesse alla loro realizzazione e degli elementi di elettronica di potenza che fanno parte di un convertitore. Vengono inoltre confrontati diversi modelli di inverter fra cui la configurazione scelta H6;
- nel secondo capitolo vengono presentate le nuove tecnologie in silicio carbide fornendo dei confronti con le comuni tecnologie al silicio sulla base di quanto presente in letteratura;
- nel terzo capitolo vengono presentati tutti i risultati ottenuti dalla simulazione del convertitore da realizzare attraverso l'utilizzo del Tool di Matlab Simulink ed in particolar modo dell'estensione Plecs ottimizzata per lo studio di circuiti;
- il quarto capitolo è dedicato alla descrizione di Altium Designer, ovvero il CAD di disegno utilizzato per la realizzazione della scheda di potenza e delle schede di driver del convertitore;
- nel quinto capitolo viene descritta l'architettura hardware adottata nella realizzazione del convertitore. Sono presentati i componenti elettronici più importanti e i principi realizzativi;
- il sesto capitolo è incentrato sul collaudo della scheda;
- nel settimo capitolo vengono elencati i risultati delle prove sperimentali.

CAPITOLO 1

ELEMENTI DI ELETTRONICA DI POTENZA

1.1 Premessa

Nel corso dell'ultima decade l'utilizzo e la necessità di nuove fonti di energia è aumentata. Tutto ciò è scaturito dall'ingente crescita di inquinamento, dovuto ai processi di produzione dell'energia attraverso combustibili fossili o il nucleare, e da una domanda sempre maggiore di energia. Questi due elementi hanno determinato una crescita notevole del mercato dell'energia rinnovabile e in particolar modo dei sistemi eolici e fotovoltaici che hanno incrementato la loro produzione del 30% per anno. Infatti nel 2011 la potenza installata dovuta alla produzione fotovoltaica era circa 69.68 GW, mentre quella installata durante l'anno era 29.7 GW. Quindi circa poco meno della metà della potenza installata mondiale tramite processo fotovoltaico è stata realizzata soltanto nel 2011. L'entità di tale potenza è in grado di soddisfare il fabbisogno energetico annuale di più di 20 milioni di abitazioni. L'incremento nell'utilizzo di queste nuove fonti per la produzione di energia ha quindi reso necessario lo sviluppo di nuove tecnologie indispensabili per il controllo della produzione dell'energia e l'interfacciamento di tali apparati con il carico che può essere la rete o altri elementi nel caso di impianti di tipo stand-alone. La risposta a queste problematiche è data dall'elettronica di potenza che tutt'ora è in grado di convertire l'energia del vento e del sole in energia elettrica in maniera efficiente, sicura e con rendimenti molto elevati. Gli elementi che hanno permesso lo sviluppo dell'elettronica di potenza in tali campi sono stati in primo luogo lo sviluppo di nuovi switch a semiconduttore sempre più veloci e in grado di trasportare potenze sempre più elevante, secondariamente la

produzione di microcontrollori in grado di svolgere operazioni sempre più complesse.

Analizziamo di seguito gli elementi fondamentali di elettronica di potenza utilizzati nella realizzazione del convertitore descritto nella tesi.

1.2 Configurazione di un impianto fotovoltaico

Prima di analizzare singolarmente gli elementi che costituiscono il convertitore è presentata di seguito la struttura di un impianto fotovoltaico collegato alla rete.





Figura 1.1 Tipica struttura di un sistema PV

Le configurazioni di impianti di questo tipo, definite col termine “grid-connected”, risultano essere differenti da quelle “stand-alone” sia per struttura che per problematiche da affrontare nella sua realizzazione e interfacciamento col carico. In questo elaborato viene analizzata solamente la prima tipologia. La fig 1.1 rappresenta la tipica struttura di sistema di conversione fotovoltaico. I pannelli generano una tensione continua più o meno elevata a seconda del numero di stringhe collegate al convertitore. In generale tale livello di tensione non è sufficientemente alto per essere ricevuto all’ingresso dell’inverter DC/AC a valle. Infatti se la tensione sul condensatore è minore del valore di picco della tensione di rete concatenata non è possibile controllare liberamente la potenza attiva e reattiva immessa in rete. E’ quindi indispensabile uno stadio DC/DC di tipo Boost, se guardiamo verso la rete, o di tipo Buck, se guardiamo verso i pannelli, che permette di fornire il giusto livello di tensione in ingresso all’inverter e all’uscita

dei pannelli. Oltre agli elementi rappresentati in figura saranno quindi necessari dei sistemi di controllo che permettano di avere sul bus DC una tensione continua desiderata e all'uscita dei pannelli la tensione che massimizza il flusso di potenza in uscita. Si ricordi infatti che la caratteristica I/V di un pannello fotovoltaico varia nel tempo in dipendenza diretta dal valore della temperatura e dell'irraggiamento che colpisce la superficie dei moduli.



**Figura 1.2 a) Caratteristica I-V di una cella fotovoltaica;
b) Caratteristica P-V di una cella fotovoltaica**

Sarà quindi necessario implementare un opportuno algoritmo di “Maximum Power Point Tracking” (MPPT) per identificare la tensione che massimizza la produzione di potenza al variare della caratteristica dei pannelli. Si noti che nella catena di Fig1.1 non è presente alcun elemento di disaccoppiamento tra moduli fotovoltaici

e rete. In tale elaborato infatti verrà presentata una particolare configurazione di inverter che non necessita di un trasformatore.

Per quanto riguarda l'interfacciamento del convertitore alla rete esistono diverse soluzioni a diversi costi e rendimenti. Vediamo di seguito le più comuni:




Figura 1.3 Struttura di differenti sistemi PV a) config. centralizzata; b) config. a stringa; c) config. a modulo

La prima soluzione, detta “centralizzata”, si serve di un unico inverter per tutte le stringhe dell'impianto. Si tratta di una soluzione a basso costo ma poco vantaggiosa in quanto viene implementato un unico algoritmo di MPPT per tutti i moduli i quali non necessariamente si troveranno ad avere le stesse identiche condizioni di temperatura e irraggiamento con conseguenti perdite di potenza dovute al “mismatch”. L'affidabilità del sistema è inoltre totalmente dipendente da quell'unico inverter che in caso di guasto porta all'assenza di generazione. Più evoluta è la seconda configurazione che prevede la suddivisione dei moduli in stringhe ognuna delle quali è controllata da un inverter. Tale sistema è definito a “stringa” ed è chiaramente più costoso di quello “centralizzato”. L'utilizzo di più

inverter permette di avere un algoritmo di MPPT per stringa riducendo le perdite per “mismatch” rispetto la versione precedente. Inoltre la rottura di un inverter non influisce sull'intero funzionamento del sistema. La terza soluzione, definita a “modulo”, prevede l'utilizzo di un inverter per modulo. E' una soluzione chiaramente molto costosa ma ad elevato rendimento. Massimizza infatti la produzione di potenza e definisce il sistema più affidabile fra quelli elencati.

La configurazione adottata per questo elaborato è chiaramente la prima per ragioni di costo e disponibilità di tempo. Vediamo di seguito nel dettaglio gli elementi fondamentali che costruiscono il convertitore nelle sue varie parti.

1.3 IGBT e JFET

Gli elementi base per la realizzazione di convertitori elettronici di potenza sono gli interruttori. Un interruttore può essere realizzato attraverso diverse tecnologie fra le quali analizzeremo nel dettaglio due tipologie:


1) IGBT (Insulated Bipolar Transistor)

Si tratta di un dispositivo a semiconduttore dotato di tre terminali utilizzato principalmente come interruttore nei dispositivi di elettronica di potenza grazie alla sua capacità di operare con tensioni e correnti molto elevate:

$$V_{CE_MAX} \sim 2 \text{ KV} \quad (1.1)$$

$$I_{MAX} \sim (400 - 600) \text{ A} \quad (1.2)$$

Il simbolo circuitale dell'IGBT è il seguente:



Simbolo grafico

Figura 1.4 Simbolo grafico dell'IGBT

Come si può notare dal simbolo grafico l'IGBT non è altro che un dispositivo ibrido tra il MOSFET e il BJT in modo tale da combinare la semplicità e velocità di pilotaggio del primo con la capacità di trasportare elevate correnti nonché la bassa tensione di saturazione del secondo. Essendo il lato gate quello tipico del MOSFET ritroviamo anche la medesima caratteristica di ingresso. Per accendere il dispositivo è quindi necessario caricare la capacità di gate mentre è necessario scaricarla per spegnerlo:




Figura 1.5 Caratteristica I-V di un IGBT

La caratteristica, durante il funzionamento in polarizzazione diretta, è strettamente legata al valore di V_{CE} . I punti di funzionamento sulle caratteristiche intermedie non vengono mai utilizzati a causa delle elevate perdite di conduzione. La caratteristica può quindi essere idealmente rappresentata nel seguente modo:




Figura 1.6 Caratteristica I-V di un IGBT ideale

Come si può notare dalla caratteristica la corrente di gate permette di passare facilmente dallo stato di conduzione a quello di spegnimento permettendo all'IGBT di avere un comportamento bidirezionale. Un altro grande vantaggio dell'IGBT è la bassissima resistenza interna tra collettore ed emettitore:

$$R_{CE} \sim 0.008 \Omega \quad (1.3)$$

Il principale difetto dell'IGBT è la bassa frequenza di switching che lo rende inutilizzabile nelle applicazioni in cui è richiesto un controllo ad elevata frequenza per il quale è preferibile il MOSFET. I tempi di accensione e spegnimento a seconda del modello scelto variano circa nei seguenti intervalli:

$$t_{ON} = [100 - 500]ns \quad (1.4)$$

$$t_{OFF} = [1 - 2]us \quad (1.5)$$

La maggior parte degli interruttori fra cui anche l'IGBT presentano in antiparallelo un diodo detto di "freewheeling":




Figura 1.7 IGBT con diodo di freewheeling

Tale diodo non ha alcun effetto quando il componente è polarizzato in diretta mentre è in conduzione quando l'IGBT viene polarizzato in inversa permettendo alla corrente di fluire nella direzione opposta, cosa normalmente non possibile essendo la corrente di uscita dell'IGBT unidirezionale. I diodi scelti sono solitamente di tipo fast recovery.

Il notevole sviluppo di questa tecnologia permette di trovare sul mercato non solo configurazioni di IGBT già equipaggiati con diodo di freewheeling ma addirittura veri e propri moduli di potenza con 4 o 6 interruttori disposti su due o tre rami rispettivamente.



Figura 1.8 Esempio di Inverter della Infineon a 6 interruttori

2) JFET (Junction gate Field Effect Transistor):

Si tratta di un transistor ad effetto campo che presenta una struttura ibrida tra il MOSFET e il BJT. Tale tipologia di interruttore poco noto è in realtà molto utilizzato per applicazioni nell'ambito fotovoltaico. Il JFET non presenta giunzioni PN ma è costituito da una stretta sezione di materiale semiconduttore ad elevata resistività che costituisce un canale che può essere di due tipi, ovvero Tipo N o Tipo P a seconda del portatore maggioritario che scorre fra Drain e Source.




Figura 1.9 Simboli circuitali del JFET n-Kanal e p-Kanal

Esistono quindi due configurazioni di JFET ovvero l’N-channel JFET e il P-channel JFET a seconda che il canale sia dopato con impurità di tipo donore o accettore. Nel primo caso la corrente che scorre tra drain e source è costituita da elettroni mentre nel secondo caso da lacune. Chiaramente l’N-channel JFET è più conduttivo della sua controparte P dal momento che gli elettroni presentano una mobilità maggiore rispetto le lacune. Per tale motivo analizzeremo nel seguito la configurazione N del JFET. Il gate può essere a sua volta di tipo P o N formando una giunzione PN con il canale.

Il canale può essere assimilato ad una resistenza sulla quale agisce una tensione V_{DS} permettendo lo scorrere della corrente I_D che può fluire in entrambe le direzioni essendo il JFET bidirezionale.

La caratteristica V-I del componente è la seguente:




Figura 1.10 Caratteristica I-V del JFET

Applicando diversi valori di V_{GS} è possibile controllare la corrente che scorre tra Drain e Source. Essendo il JFET un dispositivo controllato in tensione non vi è alcuna corrente che scorre sul gate e quindi la corrente che fluisce dal

Drain è la stessa che esce dal Source ($I_D = I_S$). Dalla caratteristica possiamo identificare quattro principali aree di funzionamento del dispositivo:

- regione resistiva: quando $V_{GS} = 0$ il JFET si comporta come un resistore;
- regione di Cut-off: il valore di V_{GS} è tale per cui il dispositivo si comporta come un circuito aperto;
- regione di saturazione: in tale regione il JFET è un buon conduttore ed è controllato dalla tensione V_{GS} mentre la V_{DS} non ha nessun effetto;
- regione di Breakdown: la tensione V_{DS} è sufficientemente elevata da provocare il break down della resistenza di canale permettendo lo scorrere incontrollato di una corrente molto elevata.

Rispetto gli IGBT i JFET sono una tecnologia più recente e meno diffusa e risulta quindi più difficile trovare sul mercato moduli di potenza completi con più switch disposti su più rami.

1.4 Convertitori DC-DC

I convertitori DC/DC permettono di trasformare l'energia elettrica dalla forma continua a quella continua ma con un diverso livello di tensione o corrente. Essi permettono quindi di interfacciare fra loro sistemi in corrente continua ma con diversi livelli di tensione. Tali dispositivi comunemente utilizzano la tecnica di modulazione PWM (Pulse Width Modulation) allo scopo di regolare la tensione di uscita. Esistono diverse categorie di convertitori DC/DC classificati in base al rapporto tra il valore della tensione all'ingresso e all'uscita:

- Chopper Buck: riduce il livello di tensione;
- Chopper Boost: aumenta il livello della tensione;
- Chopper Buck-Boost, Chopper Cûk, Flyback: permettono sia di aumentare che di abbassare il livello della tensione all'uscita.

1.4.1 Chopper Buck

Il convertitore presenta la seguente configurazione:




Figura 1.11 Schema circuitale del convertitore Buck

Agendo sull'interruttore T è possibile modificare la tensione d'uscita. Facciamo l'ipotesi di avere una tensione continua all'ingresso e un carico resistivo. Vediamo i due possibili stati del circuito:

- Interruttore ON: $V_{AB} = 0$




Figura 1.12 Chopper Buck – T ON

Essendo $V_D = -V_L$ il diodo è interdettato e vale:

$$V_L = V_i - V_o \quad (1.6)$$

- Interruttore OFF: $V_{AB} = V_i$




Figura 1.13 Chopper Buck – T OFF

Essendo $V_D = 0$ il diodo è polarizzato in diretta e conduce. Vale quindi:

$$V_L = -V_o \quad (1.7)$$

E' quindi ora facilmente intuibile che agendo sul tempo di accensione e spegnimento dell'interruttore T è possibile avere all'uscita una tensione con valor medio desiderato compreso tra 0 e la tensione di ingresso. Infatti se tenessimo l'interruttore sempre acceso avremmo all'uscita una tensione pari a quella di ingresso, mentre se lasciassimo l'interruttore perennemente spento avremmo un'uscita nulla. Scelto quindi il valore della tensione d'uscita desiderata il controllo sull'interruttore viene eseguito in un intervallo di tempo T_{SW} definito tempo di switching suddiviso a sua volta nei tempi t_{ON} e t_{OFF} :

$$T_{SW} = t_{ON} + t_{OFF} \quad (1.8)$$

Agendo infatti sulla durata di tali sottotempi è possibile regolare la tensione di uscita. Si dimostra infatti che facendo l'ipotesi di circuito in condizione di equilibrio (energia all'interno di capacità e induttanza ad inizio e fine ciclo identiche) la corrente che scorre sull'induttanza in un tempo di switching presenta la seguente proprietà:

$$I_{L_{t=0}} = I_{L_{t=T_{SW}}} \quad (1.9)$$




Figura 1.14 Corrente vs Tempo dell'induttanza

Come diretta conseguenza di ciò risulta che il valor medio della tensione dell'induttanza in un tempo di switching è nullo:

$$\begin{aligned} V_{L\text{ media}} &= \frac{1}{T_{SW}} \int_0^{T_{SW}} v_L dt = \frac{1}{T_{SW}} \int_0^{T_{SW}} L \frac{di}{dt} dt = \\ &= \frac{L}{T_{SW}} \int_0^{T_{SW}} di = \frac{L}{T_{SW}} [I_{L_{t=0}} - I_{L_{t=T_{SW}}}] = 0 \end{aligned} \quad (1.10)$$




Figura 1.15 Tensione vs Tempo del'induttanza

Sfruttando la relazione precedente siamo in grado quindi di definire il legame tra ingresso e uscita. E' infatti sufficiente scomporre l'intervallo temporale $[0, T_{SW}]$ nei due intervalli $[0, t_{ON}]$ e $[0, t_{OFF}]$ per i quali valgono rispettivamente:

- $V_L = V_i - V_o$; (1.11)

- $V_L = -V_o$; (1.12)

da cui:

$$V_{L\text{ media}} = \frac{1}{T_{SW}} \int_0^{t_{ON}} (V_i - V_o) dt + \frac{1}{T_{SW}} \int_{t_{ON}}^{t_{ON} + t_{OFF}} -V_o dt = 0 \quad (1.13)$$

Risolvendo l'integrale e definendo il duty-cycle $\delta = t_{ON}/T_{SW}$ si trova che:

$$V_o = \delta V_i \quad (1.14)$$

Scegliendo quindi adeguatamente i valori di t_{ON} e T_{SW} è possibile imporre all'uscita il valore di tensione desiderato. Ad esempio con $\delta = 0.8$:




Figura 1.16 Legame ingresso – uscita del Chopper Buck con $\delta = 0.8$

1.5 Inverter

Sul mercato è disponibile una miriade di configurazioni di inverter a seconda dell'applicazione e del budget disponibile. Vediamo di seguito la struttura base dell'inverter monofase e le principali configurazioni di inverter utilizzate in ambito fotovoltaico fra cui quella scelta per l'elaborato di tesi.

1.5.1 Inverter Monofase

In tale sezione viene descritto lo schema circuitale dell'Inverter monofase anche se la configurazione di inverter realizzata in laboratorio è differente. Infatti lo schema scelto per il convertitore oggetto di tesi risulta essere un'evoluzione della configurazione monofase la cui comprensione è quindi necessaria. Lo schema circuitale dell'inverter monofase è lo stesso del chopper a quattro quadranti. Ciò che infatti differenzia le due configurazioni è il sistema di controllo che permette di avere un'uscita continua, nel caso del chopper, oppure un'uscita sinusoidale nel

caso dell'inverter. Le problematiche riguardanti il controllo di questo sistema e degli altri sopra elencati verrà affrontato nel capitolo successivo.

Lo schema circuitale è il seguente:




Figura 1.17 Schema circuitale dell'Inverter Monofase

Esso risulta essere costituito da quattro interruttori statici e quattro diodi. L'analisi del circuito viene eseguita considerando le possibili combinazioni di accensione e spegnimento degli interruttori. Delle 16 combinazioni possibili solo 4 sono realmente utilizzate in quanto gli interruttori A-B e C-D sono mutuamente esclusivi, ovvero se per esempio A è acceso B risulterà spento e viceversa. Il funzionamento può essere quindi descritto attraverso la definizione di due variabili di stato binarie S_1 e S_2 che rappresentano lo stato dei singoli rami. Definiamo quindi A e C attivi alto mentre B e D attivi basso. Vediamo di seguito le quattro possibili combinazioni in base al verso della corrente di uscita:

- STATO 1 : $S_1 = 1, S_2 = 0$




Figura 1.18 Inverter Monofase - $S_1 = 1, S_2 = 0, i_o > 0$




Figura 1.19 Inverter Monofase - $S_1 = 1, S_2 = 0, i_o < 0$

In entrambi i casi vale:

$$V_o = V_i \tag{1.15}$$

- STATO 2: $S_1 = 0, S_2 = 1$




Figura 1.20 Inverter Monofase - $S_1 = 0, S_2 = 1, i_o > 0$




Figura 1.21 Inverter Monofase - $S_1 = 0, S_2 = 1, i_o < 0$

In entrambi i casi vale:

$$V_o = -V_i \tag{1.16}$$

- STATO 3: $S_1 = 1, S_2 = 1$




Figura 1.22 Inverter Monofase - $S_1 = 1, S_2 = 1, i_o > 0$




Figura 1.23 Inverter Monofase - $S_1 = 1, S_2 = 1, i_o < 0$

In entrambi i casi vale:

$$V_o = 0 \tag{1.17}$$

- STATO 4: $S_1 = 0, S_2 = 0$




Figura 1.24 Inverter Monofase - $S_1 = 0, S_2 = 0, i_o > 0$




Figura 1.25 Inverter Monofase - $S_1 = 0, S_2 = 0, i_o < 0$

In entrambi i casi vale:

$$V_o = 0 \tag{1.18}$$

Dal momento che sia la corrente che la tensione possono assumere valori positivi e negativi, il convertitore può lavorare su tutti e quattro i quadranti ed è caratterizzato da un flusso bidirezionale della potenza.

1.5.2 Tensione di modo comune (CMV)

Per motivi di riduzione di costo, dimensioni e peso, i convertitori fotovoltaici maggiormente utilizzati per impianti di tipo “grid-connected” sono quelli di tipo “transformless”, ovvero che non necessitano del trasformatore per garantire l’isolamento. In generale, in assenza di trasformatore, è presente una connessione galvanica tra la rete e il campo fotovoltaico. Tale connessione provoca la formazione di una corrente parassita di modo comune pericolosa per l’uomo in prossimità dell’impianto. Infatti, nel caso in cui l’inverter produca una tensione di modo comune variabile, tale corrente scorre attraverso la capacità parassita del sistema dei moduli fotovoltaici penetrando il terreno. Essa provoca “ripple” nella corrente di rete, perdite nel sistema di conversione e interferenze elettromagnetiche (EMI), un potenziale pericolo per l’uomo e l’intervento intempestivo delle protezioni dell’impianto (interruttore differenziale).




Figura 1.26 Corrente di modo comune in uno stadio di conversione di tipo “transformless”

Il trasformatore, attraverso l'isolamento galvanico, impedisce lo scorrimento di questa corrente. Quindi nel caso in cui si opta per una configurazione dotata di trasformatore le scelte possibili sono due:

- trasformatore ad alta frequenza (HF) sul lato DC;
- trasformatore a bassa frequenza sul lato AC.

Il trasformatore non solo permette di elevare la tensione al secondario ma garantisce anche la sicurezza dell'impianto attraverso isolamento galvanico, eliminando la corrente parassita di modo comune e prevenendo l'iniezione di corrente continua in rete. Tuttavia, nel caso in cui il trasformatore scelto sia a bassa frequenza, si hanno problemi di ingombro e peso a causa delle grandi dimensioni dello stesso, nonché di costo eccessivo. Si può allora optare per un trasformatore ad elevata frequenza su lato AC, in modo da diminuire le dimensioni del nucleo ferromagnetico, il quale tuttavia provoca una riduzione di efficienza dell'intero sistema.

Sono queste le motivazioni che hanno portato allo sviluppo di nuove configurazioni di inverter. Tali sistemi di conversione, non necessitando del trasformatore, hanno permesso un notevole abbattimento dei costi nella realizzazione degli impianti fotovoltaici determinandone una notevole diffusione. Chiaramente l'assenza di trasformatore definisce quella che è la maggior problematica di questi nuovi convertitori, ovvero l'abbattimento della corrente parassita di modo comune. Per comprendere quindi i metodi adottati da questi nuovi sistemi per contrastare la corrente parassita viene presentato di seguito un modello circuitale generale di un sistema di conversione "grid-connected":




Figura 1.27 Modello circuitale di un sistema monofase afflitto da tensione di modo comune

Se il circuito viene osservato dal punto di vista della rete il convertitore può essere visto come generatore delle tensioni V_{AN} e V_{BN} ed è quindi semplificabile nel seguente modo:




Figura 1.28 Modello semplificato di un sistema monofase afflitto da tensione di modo comune

E' quindi chiaro che la corrente parassita è funzione di V_{AN} , V_{BN} , della tensione di rete, l'induttanza del filtro e della capacità parassita C_{PV} . In particolar modo la tensione di modo comune è data dalla seguente espressione:

$$V_{CM} = \frac{V_{AN} + V_{BN}}{2} \quad (1.19)$$

Essendo la corrente parassita strettamente dipendente dal valore di tale tensione è necessario adottare un modello di convertitore e una tecnica di modulazione tali da garantire un valore costante per il CMV. Vediamo quindi come soddisfare tale specifica attraverso l'isolamento galvanico. Nei sistemi senza trasformatore l'isolamento è possibile tramite due differenti tecniche: DC-decoupling, AC-decoupling.

- 1) DC-decoupling: l'isolamento galvanico è ottenuto attraverso switch aggiuntivi sul lato DC dell'inverter in modo tale da disconnettere i moduli fotovoltaici dalla rete durante il funzionamento a voltaggio nullo. Essendo gli switch aggiuntivi presenti sul lato DC sono percorsi da corrente durante le normali fasi di conduzione incrementando le perdite per conduzione stesse.
- 2) AC-decoupling: in questo caso l'isolamento è ottenuto attraverso un ramo di bypass presente sul lato AC (rete). In questo modo viene risolto il problema del DC-decoupling, ovvero l'incremento delle perdite per conduzione. Con questa tecnica si riescono così ad ottenere efficienze maggiori rispetto alle tipologie di inverter che utilizzano il DC-decoupling.

Tuttavia a causa dell'isolamento galvanico non è possibile controllare la tensione di modo comune durante il funzionamento a zero voltaggio. Infatti durante questo periodo le tensioni V_{AN} e V_{BN} sono flottanti poiché disconnesse dal lato DC e si ha una tensione di modo comune ancora oscillante a causa degli elementi parassiti e delle capacità di giunzione degli switch della configurazione di inverter scelto. Si

ha quindi ancora una corrente parassita anche durante il periodo di “zero voltage” e ciò si verifica sia nel caso di disaccoppiamento DC che AC.

E' ormai chiaro che gli inverter senza trasformatore necessitano di un intervento aggiuntivo sulla struttura del sistema per eliminare completamente la corrente parassita. Esso consiste nel CMV-Clamping , ovvero nell'aggiunta di un ramo di diodi (o switch) e capacità di divisione della tensione sul lato DC in modo tale da avere una tensione dimezzata durante il funzionamento di “zero voltage”. Combinando quindi gli effetti dell'isolamento galvanico e del CMV-Clamping la corrente di modo comune è completamente soppressa.

1.5.3 Inverter per applicazione solare

In questa sezione vengono analizzate le configurazioni di inverter di uso più comune nell'ambito fotovoltaico a partire dal circuito base del Ponte H fino ad arrivare alle più complesse configurazioni di tipo “transformless”:

- Convertitore Ponte H:




Figura 1.29 Modello circuitale di inverter a ponte H connesso alla rete

Si tratta della configurazione più semplice utilizzata in impianti dove è presente il trasformatore. La modulazione solitamente utilizzata è quella unipolare. La tensione di uscita è positiva quando gli Switch S1 e S4 sono ON mentre negativa quando S3 e S2 sono ON. La configurazione di voltaggio nullo può essere conseguita accendendo gli interruttori S1 e S3 oppure S2 e S4. Tale configurazione insieme alla modulazione unipolare garantisce un basso ripple di corrente, quindi minor necessità di filtraggio, e minor perdite del nucleo. Tuttavia la tensione di modo comune V_{PE} presenta delle armoniche e genera elevate correnti parassite nonché emissioni EMI;

- Convertitore Ponte H5:




Figura 1.30 Modello circuitale di inverter a ponte H5 connesso alla rete

Si tratta della prima configurazione che non necessita di trasformatore. Come si può facilmente notare risulta essere una evoluzione del Ponte H visto in precedenza in quanto presenta solamente uno switch in più. Tale switch viene spento durante lo stato di voltaggio nullo. Tale configurazione permette di raggiungere efficienze elevate fino al 98% in quanto l'attivazione di S5 durante lo stato di voltaggio nullo previene lo scambio di potenza reattiva tra l'induttanza L del filtro e la capacità del bus DC. Inoltre l'attivazione di S5 permette anche di isolare i pannelli dalla rete durante l'applicazione di una configurazione di inverter a tensione nulla verso la rete. Sono quindi ancora presenti correnti parassite di modo comune ma di intensità notevolmente minori rispetto al caso precedente. Sono ridotte anche le emissioni EMI. Il Ponte H5 è quindi la prima configurazione che si serve del DC-decoupling per contrastare, anche se solo in parte, i dannosi effetti della corrente parassita.

- Convertitore HERIC:




Figura 1.31 Modello circuitale di inverter HERIC connesso alla rete

Seconda configurazione di tipo “trasformerless” ottenuta a partire dal ponte H aggiungendo un ramo di bypass nel lato rete. Tale ramo ha la stessa funzione dello switch S_5 della configurazione H5. In questo caso S_5 è attivo durante il semiperiodo positivo insieme a S_1 e S_4 , mentre durante il semiperiodo negativo è attivo S_6 insieme a S_2 e S_3 . Permette di raggiungere efficienze fino al 97% e garantisce correnti parassite di modo comune e emissioni EMI davvero ridotte. Tuttavia richiede uno switch in più rispetto la configurazione precedente. Il convertitore HERIC è quindi la prima configurazione che si serve dell’AC-decoupling per contrastare gli effetti dannosi della corrente parassita di modo comune.

- Convertitore Full Bridge DC Bypass (FB-DCBP o H6):




Figura 1.32 Modello circuitale di inverter ponte H6 connesso alla rete

Tale convertitore di tipo “trasformerless” costituisce la configurazione scelta nel progetto di tesi e sarà quindi maggiormente approfondita rispetto le precedenti. La topologia proposta presenta rispetto la configurazione base del Ponte H due switch (S_5 - S_6) e due diodi (D_7 - D_8) addizionali. Si tratta quindi della prima configurazione che si serve dell’effetto combinato del DC-decoupling e del CMV-Clamping per contrastare gli effetti dannosi della corrente parassita di modo comune.

1.5.4 Confronto H5, HERIC e H6

La letteratura messa fino ad ora a disposizione fornisce precise indicazioni sulle caratteristiche e prestazioni degli inverter precedentemente analizzati in modo tale da permettere ad un progettista di scegliere la configurazione che più si adatta al progetto da realizzare. Di seguito vengono quindi analizzate le prestazioni degli inverter sopra visti attraverso una simulazione basata sul Tool di Matlab “Simulink”. Per tutte le simulazioni sono stati usati gli stessi parametri:

- tensione lato DC (per simulare i pannelli) $V_{DC} = 400 V$;
- capacità parassite del campo fotovoltaico $C_{PV} = 100 nF$;
- resistenza del piano di massa $R_G = 100 \Omega$;
- induttanze del filtro lato rete $L = 3 mH$;
- tensione di rete $V_{AC} = 230 V$;
- frequenza di rete $f = 50 Hz$;
- frequenza di switching $f_{sw} = 10 KHz$.

Sono mostrate di seguito le caratteristiche ottenute per la tensione di uscita, la corrente di rete, la corrente parassita di modo comune, V_{AN} , la tensione di modo comune CMV, V_{BN} per le configurazioni H5, HERIC ed H6:




Figura 1.33 Configurazione H5; in successione: tensione di uscita, corrente di rete, corrente parassita, V_{AN} , tensione di modo comune, V_{BN}




Figura 1.34 Configurazione HERIC; in successione: tensione di uscita, corrente di rete, corrente parassita, V_{AN} , tensione di modo comune, V_{BN}




Figura 1.35 Configurazione H6; in successione: tensione di uscita, corrente di rete, corrente parassita, V_{AN} , tensione di modo comune, V_{BN}

Come possiamo vedere dalle caratteristiche del Ponte H5 le tensioni V_{AN} e V_{BN} presentano grandi oscillazioni con conseguente CMV oscillante. L'oscillazione della tensione di modo comune provoca, come ci si aspettava, una corrente parassita non indifferente. Ciò è quindi la prova di quanto affermato precedentemente, ovvero che l'isolamento galvanico non è sufficiente per sopprimere la corrente di modo comune. Come l'H5 anche la configurazione HERIC presenta V_{AN} e V_{BN} oscillanti con conseguente CMV oscillante e corrente parassita. Notevoli sono invece le prestazioni dell'H6 che sfruttando il ponte sul

lato DC, nonché gli elementi aggiuntivi di CMV-clamping, riesce ad avere V_{AN} e V_{BN} perfettamente complementari con conseguente CMV costante e corrente parassita di modo comune nulla.

Un'analisi basata quindi sulla valutazione della tensione di modo comune suggerisce l'H6 come la migliore configurazione adottabile. Tuttavia l'H6 rispetto agli altri inverter presenta un numero molto maggiore di componenti ed è perciò necessario valutare le perdite totali di tutti gli inverter per comprendere quale sia davvero quello più conveniente. Esistono principalmente due tipi di perdite:

- perdite per conduzione: quando gli interruttori conducono si verifica una caduta di tensione attorno gli stessi detta tensione di saturazione ($V_{CE_{SAT}}$). Essendo I_C la corrente che scorre su di essi durante il funzionamento, le perdite sono date dalla seguente espressione:

$$P_{cond_int} = V_{CE_{SAT}} * I_C \quad (1.20)$$

Allo stesso modo durante la conduzione dei diodi di freewheeling una tensione diretta cade ai lati degli stessi (V_F). Essendo I_F la corrente che scorre su di essi le perdite sono date da:

$$P_{cond_diodi} = V_F * I_F \quad (1.21)$$

- perdite di switching: esse sono espresse da:

$$P_{sw_ON} = E_{ON} * f_{sw} * V_{DC} / V_{DC_datasheet} \quad (1.22)$$

$$P_{sw_OFF} = E_{OFF} * f_{sw} * V_{DC} / V_{DC_datasheet} \quad (1.23)$$

dove P_{sw_ON} e P_{sw_OFF} sono rispettivamente le perdite durante l'accensione e lo spegnimento degli interruttori. E_{ON} ed E_{OFF} sono invece le perdite di energia degli interruttori. V_{DC} è la tensione del bus DC attuale mentre $V_{DC_datasheet}$ è la tensione del bus DC nelle caratteristiche di E_{ON} ed E_{OFF} . f_{sw} è infine la frequenza di switching. Le perdite totali sono date da:

$$P_{sw_TOT} = P_{sw_ON} + P_{sw_OFF} \quad (1.24)$$

Per la valutazione delle perdite è stata considerata un'altra analisi presente in letteratura. Per tutte e tre le tipologie di inverter sono stati scelti gli IGBT come interruttori. I parametri utilizzati sono i seguenti:

- potenza di 1000W;
- lato DC : $V_{DC} = 380 - 700V$, $C_{DC} = 940 \mu F$;
- lato rete: $V_{AC} = 230V$, $f = 50 Hz$;
- filtro: $L = 3 mH$, $C = 0.47 \mu F$;
- capacità parassite: $C_{pV} = 0.1 \mu F$.

Il modello di IGBT utilizzato per tutte le configurazioni è il IRG4PH40U:




Figura 1.36 Package di IGBT del tipo IRG4PH40U

Per il calcolo delle perdite totali è necessario considerare tutti i dispositivi a semiconduttore presenti nelle diverse tipologie di inverter e comprendere quali sono coinvolti nelle perdite di conduzione e/o di switching. La seguente tabella riassume il numero di dispositivi delle tre tipologie analizzate in base alle caratteristiche elencate:

		H5	HERIC	H6
Total device number		5	6	6
Isolated power supply for devices		4	3	4
Switching device number		2	2	2
Conducting device number	$v_g > 0$	3	2	3
	$v_g < 0$	3	2	2
Diodes number with freewheeling		2	2	2
Diodes number with reverse recovery		1	1	1
Gate drive number		2	2	2

Figura 1.37 Confronto del numero di dispositivi nelle tre tipologie analizzate

Le perdite dei singoli dispositivi e totali sono riportate nei seguenti grafici:

	S_1 (W)	S_2 (W)	S_3 (W)	S_4 (W)	S_5 (W)	S_6 (W)	Total losses(W)
H5	4.911	4.472	4.911	4.472	8.944	N.C.	27.71
HEIRC	4.472	4.472	4.472	4.472	2.571	2.571	23.03
H6	4.911	4.472	2.571	4.472	4.472	4.472	25.37




Figura 1.38 Perdite dei dispositivi nelle tre tipologie analizzate

Dalle analisi precedenti possiamo desumere che la configurazione H5 è sicuramente la più economica in termini di numero di dispositivi. Risulta essere tuttavia la meno conveniente per quanto riguarda le perdite e la corrente di modo comune. La configurazione HERIC presenta ottime caratteristiche in quanto è quella con le perdite inferiori grazie all'utilizzo dell'AC-decoupling. Inoltre il minor numero di componenti rispetto la configurazione H6 lo rende più economico. Tuttavia l'assenza di un sistema di campling per la tensione di modo comune determina la formazione di una corrente di modo comune anche se inferiore rispetto il Ponte H5. Il convertitore H6 risulta essere invece il più costoso per numero di dispositivi e presenta perdite superiori rispetto all'HERIC a causa dell'isolamento galvanico ottenuto per disaccoppiamento sul lato DC che genera perdite per conduzione superiori. Tuttavia una tensione di modo comune costante e una corrente parassita praticamente nulla rendono il ponte H6 un'ottima soluzione per un sistema di conversione fotovoltaico "grid-connected". Per questi motivi il ponte H6 è stato scelto per la realizzazione del sistema di conversione oggetto di tesi.

1.5.5 Funzionamento del Ponte H6

Si analizza di seguito il funzionamento di tale sistema:

- durante il semiperiodo positivo ($V_g > 0$) S1 e S4 sono ON. Gli switch S5 ed S6 commutano ad alta frequenza. Essendo S1, S4, S5 e S6 ON risulta:

$$V_{AB} = V_{PV} \quad (1.25)$$




Figura 1.39 Ponte H6 – STATO 1

La tensione di modo comune durante questa fase è data da:

$$v_{cm} = \frac{v_{AO} + v_{BO}}{2} = \frac{V_{PN} + 0}{2} = \frac{V_{PN}}{2} \quad (1.26)$$

- a partire dalla configurazione precedente, quando S5 e S6 si spengono e vengono attivati S2 e S3, la corrente si suddivide in due percorsi che attraversano S1 e il diodo di freewheeling di S3 il primo, S4 e il diodo di freewheeling di S2 il secondo. In questo modo su S2 e S3 non scorre corrente quando vengono accesi e non si hanno perdite di switching. In tale condizione vale:

$$V_{AB} = 0 \quad (1.27)$$




Figura 1.40 Ponte H6 – STATO 2

Essendo durante tale fase $v_{AO} = v_{BO} = V_{PV}/2$ risulta che:

$$v_{cm} = \frac{V_{PV}}{2} \tag{1.28}$$

- durante il semiperiodo negativo ($V_g < 0$) S2 e S3 sono ON. Gli switch S5 ed S6 commutano ad alta frequenza. Essendo S2,S3,S5 e S6 ON risulta:

$$V_{AB} = -V_{PV} \tag{1.29}$$




Figura 1.41 Ponte H6 – STATO 3

La tensione di modo comune durante questa fase è data da:

$$v_{cm} = \frac{v_{AO} + v_{BO}}{2} = \frac{0 + V_{PN}}{2} = \frac{V_{PN}}{2} \quad (1.30)$$

- a partire dalla configurazione precedente, quando S5 e S6 si spengono e vengono attivati S1 e S4, la corrente si suddivide in due percorsi che attraversano S3 e il diodo di freewheeling di S1 il primo mentre S2 e il diodo di freewheeling di S4 il secondo. In questo modo su S1 e S4 non scorre corrente quando vengono accesi e non si hanno perdite di switching.

In tale condizione vale:

$$V_{AB} = 0 \quad (1.31)$$




Figura 1.42 Ponte H6 – STATO 4

Essendo durante tale fase $v_{AO} = v_{BO} = V_{PV}/2$ risulta che:

$$v_{cm} = \frac{V_{PV}}{2} \quad (1.32)$$

CAPITOLO 2

SILICON CARBIDE E NUOVE TECNOLOGIE

2.1 Il Silicon Carbide (SiC)

Negli ultimi decenni l'elemento base con cui sono stati realizzati i dispositivi elettronici era il Silicio. Tuttavia i dispositivi in Silicio presentano alcune limitazioni, in particolare per quanto riguarda la velocità di Switching, la temperatura di giunzione e la densità di potenza. A causa di queste limitazioni i più diffusi dispositivi al Silicio risultano poco adatti o poco performanti per alcune particolari applicazioni in cui vi sono elevate temperature di funzionamento o per le quali è richiesto un modulo di potenza compatto e di piccole dimensioni. Queste nuove esigenze hanno portato a ricercare nuovi materiali con cui realizzare i dispositivi elettronici in modo tale da superare i limiti imposti dal Silicio. Una delle tecnologie emergenti e assai promettenti è quella del Silicon Carbide. Diversi studi dimostrano infatti la possibilità di portare ad una vera e propria rivoluzione nell'industria dell'elettronica di potenza attraverso la produzione di dispositivi elettronici in SiC con prestazioni superiori a quelli tradizionali in Silicio. Si tratta però di un processo ancora in fase di sviluppo essendo il Silicon Carbide ancora poco diffuso e costoso in termini di produzione. Il Silicon Carbide non è altro che un materiale semiconduttore come il Silicio ma dotato di un Bandgap più ampio ed in grado di lavorare a temperature più elevate, teoricamente fino ai 600°C. Rispetto al Silicio il Sic garantisce una tensione di Breakdown superiore (dieci volte rispetto a quella del Si) , minore perdite di switching, maggior densità di corrente (3-4 volte superiore a quella del Si) ed è in grado di resistere a temperature molto elevate (circa 5 volte superiori rispetto al Si). Vediamo di

seguito raggruppate in una tabella le caratteristiche elettriche di due tipologie di SiC rapportate a quelle del Si:

Proprietà	6H SiC	4H SiC	Si
Energy Bandgap (eV)	2.9	3.26	1.12
Electric Breakdown Field (106 V/cm at 1Kv)	2.5	2.2	0.25
Dielectric Constant	9.6	9.7	11.8
Intrinsic Carrier Concentration, ni (cm ⁻³ , Room Temp)	10 ⁻⁶	8.2*10 ⁻⁹	10 ¹⁰
Electron Mobility (cm ² /V*s, Room Temp)	330-400	700-980	1400
Hole Mobility (cm ² /V*s, Room Temp)	75	120	450
Saturated Electron Drift (107 cm/s, E > 210 V/cm)	2	2	1
CTE (ppm/K)	4.5	5.1	4.1
Young's Modulus	400	400	156
Thermal Conductivity (W/m*K, Room Temp)	490	370	150
Density (g/cm ³)	3.2	3.2	2.3

Tabella 2.1 Proprietà di diversi semiconduttori

Come si può osservare dalla tabella il SiC presenta un campo elettrico di Breakdown molto superiore rispetto quello del silicio e permette quindi di realizzare dispositivi più sottili. Lo spessore più ridotto determina una lunghezza di diffusione dei portatori L più ridotta nonché ad un minore tempo di vita dei

portatori stessi. In tal modo si riescono ad avere frequenze di switching molto elevate. L'incremento della velocità di switching è dovuta ad un altro importante fattore, ovvero una corrente di Drift di elettroni saturati doppia rispetto al Silicio. Un'altra importante proprietà che influenza le velocità di switching è la mobilità degli elettroni che sfortunatamente nel SiC è inferiore a quella del Silicio. Tuttavia nei dispositivi ad elevata tensione l'effetto della corrente di Drift è predominante rispetto alla mobilità degli elettroni stessi e quindi l'effetto totale è quello di un incremento della frequenza di switching. Il più elevato campo elettrico di Breakdown permette anche di sopportare tensioni più elevate rispetto al silicio. Nel complesso un dispositivo in SiC garantisce:

- velocità di switching elevate;
- correnti di driving inferiori;
- minore resistenza R_{ON} ;
- minore perdite di potenza.

Conseguentemente alle minori perdite di potenza si riescono ad ottenere efficienze più elevate mentre le più elevate frequenze di switching permettono invece di ridurre le dimensioni di capacità, induttanze e componenti magnetici portando ad un maggior risparmio in termini di costo.

Un altro grande vantaggio del Silicon Carbide è la sua resistenza alle elevate temperature. I dispositivi in SiC possono quindi essere utilizzati in ambienti caratterizzati da temperature molto elevate. La possibilità di lavorare a temperature elevate permette anche di raggiungere densità di potenza superiori rispetto a quelle ottenibili con dispositivi al silicio. Infine la possibilità di lavorare a temperature di giunzione elevate permette di ridurre le dimensioni, il peso ed il costo dei dispositivi adibiti al raffreddamento della scheda di potenza.

Il primo reale utilizzo del Silicon Carbide avvenne negli anni 50 ma fu soltanto negli anni 90 che si intensificò la ricerca su questa nuova tecnologia. Ai giorni nostri tuttavia la produzione del Silicon Carbide è lenta e costosa a causa dei seguenti motivi:

- le convenzionali tecniche di fusione utilizzate per la produzione di dispositivi al silicio non possono essere utilizzate per il SiC in quanto la temperatura e la pressione di fusione sono molto elevate;
- differenti politipi con caratteristiche elettriche possono formarsi anche se sottoposti alle medesime condizioni portando alla formazione di cristalli di SiC con gravi difetti di densità.



Figura 2.1 Cristallo di Silicon Carbide

2.2 Si vs SiC – Analisi dell'efficienza

In questa sezione vengono analizzate le prestazioni di un convertitore DC-DC, in particolare di un convertitore Boost, realizzato con tre diverse tipologie di interruttori in modo tale da dimostrare l'incremento di prestazioni nel caso in cui si sceglie di utilizzare dispositivi al Silicon Carbide. I dispositivi analizzati sono:

- SiC JFET;
- SiC MOSFET;
- Si IGBT.

Fondamentale è il confronto con l'IGBT al silicio essendo il dispositivo maggiormente utilizzato nelle applicazioni ad elevata potenza. Il confronto si basa sul calcolo delle perdite di ciascun dispositivo in diverse condizioni di funzionamento. Le perdite vengono valutate attraverso il calcolo della potenza in ingresso e in uscita. Si tratta chiaramente di un metodo poco preciso poiché non ci permette di distinguere le perdite dei dispositivi sotto analisi rispetto tutti gli altri

elementi del sistema. Tuttavia dal momento che per le varie configurazioni vengono variati solamente gli interruttori da analizzare, le differenti performance verificate nei vari casi permettono di giungere comunque ad una valutazione qualitativa delle prestazioni degli interruttori stessi.




Figura 2.2 Convertitore Boost analizzato

Le prestazioni vengono definite attraverso il calcolo dell'Efficienza Europea che è data dalla media pesata delle efficienze per differenti livelli della potenza nominale di uscita:

$$EE\% = 0.03 * \eta_{5\%} + 0.06 * \eta_{10\%} + 0.13 * \eta_{20\%} + 0.1 * \eta_{30\%} + 0.48 * \eta_{50\%} + 0.2 * \eta_{100\%} \tag{2.1}$$

dove:

$$\eta_{i\%} = \frac{P_{OUT_{i\%}}}{P_{IN_{i\%}}} * 100 \tag{2.2}$$

è definita efficienza per l'i-esimo livello di carico. $P_{OUT_{i\%}}$ e $P_{IN_{i\%}}$ sono le potenze di ingresso e uscita per ciascun livello.

I parametri di funzionamento sono i seguenti:

- tensione di uscita DC: $V_o = 600 V$;
- tensione di ingresso: $V_i = 250 - 500 V$, variata con step di 50 volt;
- frequenza di switching: $f_{sw} = 10 - 25 KHz$, variata con step di 5KHz;
- potenza nominale di uscita: $P_{nom} = 3500$;
- livelli di carico: 5%, 10%, 20%, 30%, 50% e 100% di 3500.

Le caratteristiche dei dispositivi sotto analisi sono riportate nella seguente tabella:

Proprietà	CMF20120D	SJEP120R100	IRG4PH40KPB
Manufacturer	CREE	SEMISOUTH	IR
Technology	SiC MOSFET	SiC JFET	Si IGBT
Maximum ratings	$V_{ds} = 1200V$; $I_d = 33A$	$V_{ds} = 1200V$; $I_d = 30A$	$V_{ds} = 1200V$; $I_d = 30A$
On characteristics	$R_{dsON} = 80m\Omega$	$R_{dsON} = 100m\Omega$	$V_{ce} = 2.74V$
Switching characteristics	$C_{oss} = 120pF$ at $V_{ds} = 800 V$	$C_{oss} = 103pF$ at $V_{ds} = 100 V$	$C_{oss} = 77pF$ at $V_{ds} = 30 V$

Tabella 2.2 Caratteristiche principali dei dispositivi testati

I tre differenti dispositivi devono essere controllati con differenti segnali di gate utilizzando tre differenti tipologie di Driver. Per il controllo degli IGBT e del SiC MOSFET è possibile utilizzare Driver tradizionali che caricano e scaricano le capacità di gate. Per quanto riguarda invece il JFET, la presenza di un diodo tra gate e source e tra gate e drain portano e differenti requisiti nella struttura del driver. Innanzitutto deve fornire una corrente di gate costante per mantenere in conduzione il diodo di gate-source e quindi mantenere una bassa resistenza R_{DSon} creando un canale di conduzione. Tale corrente, a causa del percorso resistivo presente tra l'uscita del driver e il gate del dispositivo, produce delle perdite. Perciò il driver del JFET presenta perdite superiori rispetto a quelle di driver per

MOSFET e IGBT. Infine il JFET presenta una tensione di soglia di gate inferiore (circa 1 Volt). A causa di ciò, durante lo spegnimento del dispositivo, è necessario applicargli una tensione negativa (circa -12 Volt) in modo da assicurare che il dispositivo non sia attivato erroneamente. Il Driver del JFET è quindi dotato di un alimentatore di $\pm 12 V$.

Con tale assetto sperimentale sono state valutate le efficienze europee in funzione della tensione di alimentazione alle frequenze di switching di 10KHz e 25 KHz:




Figura 2.3 Efficienza Europea/Tensione di ingresso - $f_{sw} = 10KHz$




Figura 2.4 Efficienza Europea/Tensione di ingresso - $f_{sw} = 25KHz$

E' evidente che il SiC JFET permetta di raggiungere le migliori prestazioni in quanto presenta un'efficienza superiore al SiC MOSFET e al Si IGBT per qualsiasi valore della tensione di ingresso nel range considerato per l'esperimento. Anche il SiC MOSFET presenta prestazioni superiori al Si IGBT, in particolare modo per bassi valori della tensione di ingresso. All'aumentare della tensione infatti le efficienze dei due dispositivi tendono a sovrapporsi a in quanto le perdite dell'avvolgimento tendono a crescere in modo tale da oscurare quelle di IGBT e MOSFET essendo molto più basse. Tuttavia l'analisi alle più basse tensioni del range considerato è sufficiente per stabilire la superiorità dei dispositivi realizzati con tecnologia SiC rispetto all'IGBT al silicio ed in particolare del SiC JFET. Le efficienze dei tre dispositivi sotto esame sono state valutate anche in funzione della frequenza di switching in un range che va dai 10 ai 25 KHz. Le misure sono state eseguite per due valori differenti della tensione di ingresso (250 V e 400 V):




Figura 2.5 Efficienza Europea/Frequenza di Sw - $V_{in} = 250V$




Figura 2.6 Efficienza Europea/Frequenza di Sw - $V_{in} = 400V$

L'efficienza di Si IGBT e SiC MOSFET, nel caso di $V_{in} = 250 V$, chiaramente cala all'aumentare della frequenza di switching a causa dell'aumento delle perdite di switching. Tale fenomeno tuttavia non interessa il SiC JFET che anzi rileva un aumento dell'efficienza grazie alle sue bassissime perdite di switching. Nel caso di tensione di ingresso di 400 Volt le perdite dei dispositivi sono troppo basse rispetto a quelle dell'avvolgimento ed è per questo motivo che all'aumentare della frequenza di switching aumenta l'efficienza non solo del SiC JFET ma anche del SiC MOSFET e del Si IGBT. Infatti all'aumentare della frequenza la riduzione delle perdite dell'avvolgimento è maggiore dell'aumento delle perdite di switching di MOSFET e IGBT.

Le analisi precedenti mettono in mostra i vantaggi in efficienza che possono essere ottenuti sostituendo i classici IGBT al silicio con JFET realizzati attraverso l'emergente tecnologia del Silicon Carbide. I problemi principali al momento sono il costo superiore e il più complesso circuito di driver. Anche il SiC MOSFET presenta caratteristiche superiori all'IGBT ma solo per bassi valori della tensione di ingresso.

2.3 Si vs SiC – Emissioni EMI

La maggior produzione di emissioni EMI è legata al fenomeno di Reverse Recovery dei diodi durante il loro spegnimento:




Figura 2.7 Fenomeno di Reverse Recovery del diodo

In tali termini i diodi al silicio hanno raggiunto il loro limite. I diodi in tecnologia SiC hanno una carica di Reverse Recovery praticamente nulla e potrebbero quindi ridurre considerevolmente le emissioni EMI legate a questo fenomeno. La tecnologia al Silicio pone anche limiti sulla tensione di bloccaggio, la temperatura di funzionamento nonché la massima frequenza di switching. L'utilizzo di componenti al Silicon Carbide permette quindi anche un'evoluzione in questi termini permettendo di lavorare a temperature, tensioni e frequenze più elevate. Tuttavia, nonostante il vantaggio offerto dai diodi al SiC descritto precedentemente, un aumento della frequenza di switching determina un aumento delle emissioni EMI nonché la formazione di correnti parassite ad elevata frequenza. In tale sezione si vuole quindi discutere sulla convenienza o meno dell'adozione di diodi in Silicon Carbide in relazione alle emissioni EMI. L'analisi viene svolta ancora una volta su un convertitore Boost utilizzando come interruttore un MOSFET. Vengono confrontati due diodi, uno al silicio e uno al silicon carbide, aventi i seguenti valori di carica di reverse recovery:

- diodo SiC C2D10120: $Q_{rr} = 142 \text{ nC}$;
- diodo Si STTH30R06: $Q_{rr} = 4000 \text{ nC}$.

Le configurazioni analizzate sono quattro, ovvero tutte le combinazioni di questi diodi con due MOSFET, uno in tecnologia Si e uno in SiC:

MOSFET	Si – IRFP50APBF	SiC – CMF20120D
C_{iss}	2100 pF	1915 pF
C_{oss}	270 pF	120 pF
C_{rss}	9.7 pF	13 pF
t_f	40 ns	13.6 ns
t_r	29ns	35.6 ns
Q_{gs}	23.8 nC	19 nC
Q_{gd}	43.1 nC	28 nC
Q_g	90.8 nC	70 nC

Tabella 2.3 Parametri dei MOSFET analizzati

Vengono quindi fatte quattro misure di emissioni EMI condotte e irradiate per i quattro casi analizzati (Si Mosfet-Si diodo, Si Mosfet- SiC diodo, SiC Mosfet-Si diodo, SiC Mosfet- SiC diodo). L'analisi di tali emissioni non può prescindere dall'analisi dei tempi di accensione e spegnimento dei dispositivi e quindi del fenomeno di reverse recovery. Sono riportati di seguito tali tempi ad una frequenza di switching di 100 KHz. In ogni grafico viene fatto il confronto con la struttura tradizionale che prevede l'utilizzo di diodo e Mosfet entrambi al silicio:




Figura 2.8 Accensione (a sinistra) e spegnimento (a destra) dei MOSFET




Figura 2.9 Accensione (a sinistra) e spegnimento (a destra) dei MOSFET




Figura 2.10 Accensione (a sinistra) e spegnimento (a destra) dei MOSFET

Si può chiaramente notare come il diodo al silicio porti ad un fenomeno di reverse recovery più intenso rispetto al caso di diodo in silicon carbide. Tuttavia il diodo in SiC porta ad alcune oscillazioni durante la fase di accensione. Di seguito vengono riportate le misurazioni di EMI condotto e irradiato dei quattro casi sotto analisi. Ancora una volta viene fatto il confronto con la configurazione base del Si Mosfet-Si diodo:




Figura 2.11 EMI condotto con Si MOSFET e Si diodo (in blu) e con Si MOSFET e SiC diodo (in verde)






Figura 2.12 EMI condotto con Si MOSFET e Si diodo (in blu) e con SiC MOSFET e Si diodo (in verde)



**Figura 2.13 EMI condotto con Si MOSFET e Si diodo (in blu)
e con SiC MOSFET e SiC diodo (in verde)**

Dai grafici si può notare come i diodi in silicon carbide permettano una riduzione dell'emissione EMI per conduzione nel range di frequenze dai 20 ai 30 MHz. Le prestazioni migliori si hanno quando si utilizza il silicon carbide non solo per il diodo ma anche per il Mosfet. In questo caso infatti la riduzione delle emissioni si hanno anche nella banda 4-10 MHz.



**Figura 2.14 EMI irradiato con Si MOSFET e Si diodo (in blu)
e con Si MOSFET e SiC diodo (in verde)**




Figura 2.15 EMI irradiato con Si MOSFET e Si diodo (in blu) e con SiC MOSFET e Si diodo (in verde)




Figura 2.16 EMI irradiato con Si MOSFET e Si diodo (in blu) e con SiC MOSFET e SiC diodo (in verde)

Le misure delle emissioni EMI per irraggiamento sono state fatte nella banda da 1 MHz ad 1 GHz. In questo caso il diodo SiC presenta delle emissioni superiori a quelle del suo corrispettivo al silicio nella banda da 1 a 2 MHz. Tuttavia l'utilizzo del Mosfet in silicon carbide permette una riduzione delle emissioni rispetto al suo corrispettivo al silicio nella banda dai 30 MHz ad 1 GHz.

Ancora una volta è stato dimostrato che l'utilizzo di componenti in silicon carbide in sostituzione a quelli in silicio permette di conseguire vantaggi considerevoli.

2.4 Si vs SiC – Analisi dei costi

In tale sezione viene fatta un'analisi dei costi dei diversi dispositivi che possono essere utilizzati nella realizzazione di inverter per applicazioni a bassa tensione (< 1000 Volt). Le prestazioni attuali e i requisiti desiderati per le future tecnologie sono espresse attraverso il seguente grafico:




Figura 2.17 Grafico Radar delle caratteristiche attuali e richieste a livello di sistema

Dal momento che l'efficienza ha già raggiunto valori sufficientemente elevati gli obiettivi futuri vertono principalmente nella riduzione del costo (KW/\$) e nel conseguimento di una maggiore affidabilità, in particolare per le applicazioni ad alta temperatura. Tali requisiti possono essere tradotti in caratteristiche tecnologiche. Nel seguente grafico possiamo quindi osservare le caratteristiche dei dispositivi al silicio rapportati a quelli del silicon carbide e confrontati con le caratteristiche richieste per le future tecnologie:




Figura 2.18 Grafico Radar delle caratteristiche attuali e richieste a livello di componenti

E' chiaro come il Silicon Carbide soddisfi perfettamente le richieste in termini prestazioni in maniera molto più efficace rispetto al silicio. Tuttavia il costo per occupazione d'area è purtroppo ancora notevole mentre le tecnologie al silicio risultano in questi termini ancora più vantaggiose. Quello che è necessario capire è se il silicon carbide sia in grado di garantire prestazioni superiori al silicio attraverso un occupazione d'area così piccola da avere un costo pari o addirittura inferiore di quello dei dispositivi al silicio. Tale analisi viene svolta ponendo a confronto differenti tipologie di switch in un sistema inverter avente le seguenti specifiche:

Nominal Power	7.5 KW
DC Link Voltage	700 V
Switching Frequency	4 KHz
Current Phase Displacement	30°
Modulation Index	0.9
Output Voltage	364 V _p
Output Current	15.9 A _p
CSPI	15 W(K dm ³)
Ambient Temperature	25 °C

Junction Temperature	175 °C
Thermal Resistance	30 K/(W mm ²)

Tabella 2.4 caratteristiche del sistema inverter analizzato

I dispositivi a confronto sono i seguenti:

	$V_{(BR)DSS}$	I_D	$R_{DS(on)}$	A_{chip}
JFET (SiCED)	500 V	~ 5 A	0.2 Ω	5.76 mm ²
	1.2 KV	~ 5 A	0.33 Ω	5.76 mm ²
	1.2 KV	~ 17 A	0.12 Ω	17.3 mm ²
	6.5 KV	~ 5 A	3.3 Ω	5.76 mm ²
JFET (SemiSouth)	1.2 KV	> 15 A	0.125 Ω	4 mm ²
MOSFET (Cree)	1.2 KV	> 20 A	0.075 Ω	16.6 mm ²
	10 KV	~ 10 A	0.5 Ω	65.8 mm ²
	$V_{(BR)DSS}$	I_N	V_F	A_{chip}
Si IGBT +	1.2 KV	15 A	0.8 V	17.5 mm ²
Si Diode	1.2 KV	15 A	0.9 V	10.7 mm ²
Si IGBT +	1.2 KV	15 A	0.8 V	17.5 mm ²
C2D10120 (SiC)	1.2 KV	22 A	0.8 V	9.8 mm ²

Tabella 2.5 Caratteristiche dei dispositivi sotto analisi

I diversi valori per i dispositivi in tecnologia SiC dipendono dalle prestazioni del sistema di raffreddamento adottato. Il costo nella realizzazione dell'inverter con le diverse tipologie sopra elencate viene valutato in termini di area occupata. Chiaramente maggiore è l'occupazione d'area maggiore è il costo. Si valuta quindi l'occupazione d'area dei diversi dispositivi cercando di soddisfare separatamente tre differenti condizioni:

- Efficienza del 98.3%




Figura 2.19 Chip Area dei sistemi analizzati per avere un'efficienza del 98.3%

- Occupazione d'area del sistema di raffreddamento del valore di 0.3 dm³




Figura 2.20 Chip Area dei sistemi analizzati per avere un'occupazione d'area del sistema di raffreddamento di 0.3 dm³

- Incremento dell'efficienza dell'1% (99.3%)




Figura 2.21 Chip Area dei sistemi analizzati per avere un incremento dell'efficienza dell'1%

Lo studio più interessante è sicuramente l'ultimo. Si può notare come l'aumento dell'efficienza di anche un solo punto percentuale porti l'area di chip del sistema con IGBT e diodo al silicio ad avere dimensioni irrealizzabili dimostrando i vantaggi che si possono ottenere con JFET e MOSFET al silicon carbide. Resta quindi da capire quando può essere preferibile avere un'efficienza così elevata e conseguentemente utilizzare una tecnologia SiC. Una delle applicazioni più interessanti è sicuramente quella dell'energia rinnovabile dove uno degli obiettivi fondamentali è conseguire un'efficienza il più possibile elevata. In questo caso infatti il maggior costo dei dispositivi in SiC può essere compensato dal risparmio energetico così ottenuto.

2.5 Si vs SiC – H6

Un ultimo confronto fra dispositivi al silicio e in silicon carbide viene svolto considerando il Ponte H6, ovvero la configurazione di inverter scelta per la realizzazione del convertitore progetto di tesi. Tale confronto è stato eseguito attraverso prove sperimentali presso il Dipartimento di Ingegneria dell'Informazione dell'Università di Parma. Il Ponte H6 è stato realizzato utilizzando SiC MOSFET e confrontato con un altro ponte H6 realizzato invece in maniera tradizionale con IGBT al silicio. Il prototipo si presentava nel seguente modo:




Figura 2.22 Prototipo di Ponte H6 in Silicon Carbide

Il convertitore è stato testato con diversi carichi, diverse frequenze di switching e temperature. I Risultati ottenuti sono desumibili dai grafici dell'efficienza in funzione della potenza di uscita per i diversi valori di temperatura e frequenza di switching considerati:




Figura 2.23 Confronto delle Efficienze fra i convertitori con SiC MOSFET e Si IGBT a $f_{sw} = 20 \text{ KHz}$ e differenti valori di temperatura




Figura 2.24 Confronto delle Efficienze fra i convertitori con SiC MOSFET e Si IGBT a $f_{sw} = 20 \text{ KHz}$ e differenti valori di temperatura




Figura 2.25 Confronto delle Efficienze fra i convertitori con SiC MOSFET e Si IGBT a $f_{sw} = 40$ KHz e differenti valori di temperatura

Nei primi due grafici il confronto fra SiC MOSFET e Si IGBT è stato fatto considerando una frequenza di switching di 20 KHz e valori di temperatura che vanno dai 27 ai 100°C. Si può notare un aumento dell'efficienza del convertitore con dispositivi al SiC che va dallo 0.5% all'1% a seconda del valore della potenza in uscita. Inoltre il gap di efficienza fra il convertitore con SiC Mosfet e quello con Si IGBT aumenta all'aumentare della temperatura in favore del dispositivo al silicon carbide. Tale differenza è maggiormente evidente nell'ultimo grafico i cui risultati sono stati estrapolati considerando una f_{sw} di 40 KHz. Alla temperatura di 100°C il gap di efficienza raggiunge addirittura il 2.3%. Inoltre il convertitore in SiC mantiene queste efficienze elevate per un ampio range di carico ed elevate frequenze di switching permettendo quindi di ridurre le dimensioni dei componenti passivi e del dispositivo di raffreddamento. E' stato quindi dimostrato ancora una volta che il Silicon Carbide è una promettente tecnologia nell'ambito dell'energia rinnovabile ed in particolar modo per il fotovoltaico per il quale l'obiettivo è quello di massimizzare il trasferimento di energia dai pannelli alla rete. Riassumendo, i

vantaggi ottenuti dalla semplice sostituzione dei dispositivi al silicio con dispositivi al silicon carbide sono:

- incremento efficienza alla stessa frequenza di switching;
- incremento frequenza di switching alla stessa efficienza;
- performance poco afflitte dall'aumento della frequenza di switching e della temperatura;
- elevata affidabilità;
- riduzione delle dimensioni e quindi del costo di componenti passivi (filtri e condensatori nel lato DC) e dispositivi per il raffreddamento.

CAPITOLO 3

CONTROLLO DELL'INVERTER

3.1 Modulazione PWM

La tecnica di modulazione PWM è quella maggiormente utilizzata per il controllo dei convertitori. Il controllo viene eseguito tramite la definizione di una forma d'onda che ha come obiettivo quello di gestire l'accensione e lo spegnimento degli interruttori del convertitore in modo tale da avere all'uscita il valore di tensione desiderato. Tale forma d'onda prende il nome di **funzione di commutazione**. Essa viene generata attraverso l'intersezione e il confronto di una **modulante** con una **portante**. La modulante rappresenta un segnale che contiene in sé l'informazione sul valore di tensione desiderato all'uscita e quindi può essere sia costante che sinusoidale. La portante è invece solitamente un segnale periodico ad onda triangolare la cui frequenza corrisponde alla frequenza di commutazione.




Figura 3.1 Portante triangolare (in rosso) e modulante (in blu)

Tramite sovrapposizione e confronto di modulante con la portante viene generata la funzione di commutazione seguendo una semplice regola: detta S la funzione di

commutazione se la modulante è maggiore della portante $S=1$ mentre in caso contrario $S=0$.




Figura 3.2 Generazione della funzione di commutazione (in verde)

La funzione di commutazione viene poi inviata ad un blocco Driver che si occupa del controllo dell'accensione e dello spegnimento degli interruttori. Lo schema a blocchi di un generico modulatore PWM è il seguente:




Figura 3.3 Schema a blocchi di un modulatore PWM

3.2 Controllo dell'Inverter

Nelle seguenti sezioni vengono descritte le tecniche di modulazione più comunemente utilizzate per il controllo di un inverter monofase. Lo schematico al quale si farà riferimento è il seguente:




Figura 3.4 Schema generico di controllo di un inverter monofase

Ritroviamo la classica struttura dell'inverter monofase costituito da due rami di interruttori connessi a un bus DC. I due rami vengono modulati tramite tecnica PWM dove la forma e il numero delle modulanti variano a seconda del tipo di modulazione considerata. Per quanto riguarda la portante si considera la classica onda triangolare.

3.2.1 Modulazione Bipolare o a Due Livelli

Tale tecnica di modulazione consiste nell'utilizzo di una modulante sinusoidale. La sua intersezione con la portante permette di generare la funzione di commutazione di un ramo. La funzione di commutazione del restante ramo è esattamente la complementare di quella generata in precedenza.




Figura 3.5 Modulazione PWM a due livelli

La forma d'onda di riferimento all'uscita, generata dalla differenza dei riferimenti dei due rami, assume in un periodo alternativamente i valori $+2V_{dc}$ e $-2V_{dc}$. Per questo motivo la modulazione è definita a due Livelli. Dal momento che la funzione di commutazione del ramo **b** è esattamente l'opposto di quella del ramo **a** presenterà un contenuto armonico di uguale intensità ma di segno opposto rispetto a quest'ultima. La forma d'onda di uscita quindi, essendo generata dalla differenza delle forma d'onda suddette, non beneficerà di alcuna cancellazione di armonica e presenterà righe di disturbo anche a bassa frequenza.




Figura 3.6 Spettro armonico di un inverter monofase con modulazione a due livelli ($M = 0.9, f_c/f_o = 21$)

Il principale vantaggio di tale tecnica di modulazione risiede nella semplicità di implementazione dal momento che generato il controllo di un ramo quello dell'altro ramo è immediatamente ottenuto essendo il suo complementare. Tuttavia a causa del pessimo contenuto armonico dell'uscita la modulazione a due livelli viene utilizzata solamente in condizioni di budget ridotto.

3.2.2 Modulazione Unipolare o a Tre Livelli

Tale tecnica di modulazione consiste nell'utilizzo di due modulanti sinusoidali, una per ciascun ramo, aventi uno sfasamento di 180° l'una rispetto l'altra:

$$v_a(t) = V_{dc}M * \cos(\omega_0 t) \quad (3.1)$$

$$v_b(t) = V_{dc}M * \cos(\omega_0 t - \pi) \quad (3.2)$$

dove M è l'indice di modulazione e ω_0 la pulsazione della forma d'onda all'uscita. La tensione di riferimento di uscita sarà chiaramente data dalla differenza fra i due riferimenti dei due rami:

$$v_{ab}(t) = 2V_{dc}M * \cos(\omega_0 t) \tag{3.3}$$

L'intersezioni delle due modulanti con il segnale triangolare genera le tipiche forme d'onda rettangolari di una modulazione PWM:




Figura 3.7 Modulazione PWM a tre livelli

Tale tecnica di modulazione viene definita a tre livelli dal momento che la forma d'onda di uscita assume il valore di 0 e $+2V_{dc}$ durante il semiperiodo positivo del riferimento e i valori di 0 e $-2V_{dc}$ durante il semiperiodo negativo. L'uscita alterna quindi tre differenti livelli di tensione all'interno di un periodo del riferimento. Il grande vantaggio di questa tecnica di modulazione risiede nel fatto che la prima armonica della tensione di uscita ha una frequenza doppia rispetto a quella della tensione di uscita della modulazione bipolare. Questo perché la frequenza di switching all'uscita è doppia della frequenza della portante e conseguentemente le armoniche multiple pari della frequenza della portante e le relative righe di sideband sono nulle.




Figura 3.8 Spettro armonico di un inverter monofase con modulazione a tre livelli ($M = 0.9, f_c/f_o = 21$)

Questa tecnica quindi permette non solo di eliminare le armoniche di disturbo attorno ai multipli pari della frequenza della portante ma anche di portare le

restanti armoniche di disturbo a più alta frequenza permettendo un miglior filtraggio all'eventuale filtro LC posto normalmente in uscita dell'inverter. Lo svantaggio principale risiede nel maggior costo in termini di perdite di switching dal momento che entrambi i rami dell'inverter commutano due volte ogni periodo di commutazione.

3.2.3 Modulazione Discontinua

Per comprendere tale tecnica di modulazione bisogna far riferimento alla Fig. 3.7 in fondo dove possiamo osservare l'andamento della tensione di uscita nel caso della modulazione a tre livelli. In ogni metà periodo di commutazione si può osservare un gradino di tensione la cui durata temporale può essere espressa nel seguente modo:

$$T_{out}(i) = \frac{\Delta T}{2} M \cos(\omega_o t_i) \quad \text{con } 0 < |T_{out}(i)| < \frac{\Delta T}{2} \quad (3.4)$$

dove t_i è fissato per convenienza all'inizio di ciascuna metà del periodo di commutazione. Una volta nota la durata temporale dell'impulso è possibile modificare la sua posizione all'interno del mezzo periodo di cui fa parte, mantenendo lo stesso valor medio temporale di tensione ma con una sequenza di switching differente. Nel caso in cui i due impulsi delle due metà del periodo che possiamo osservare in Fig. 3.7 fossero avvicinate verso il centro, il gradino di tensione che si può osservare nella tensione di riferimento del ramo b scomparirebbe, il che significa che in un periodo di commutazione si verificherebbe la commutazione di un solo ramo di inverter.




Figura 3.9 Modulazione PWM di tipo discontinuo

Tale tecnica di modulazione è detta quindi discontinua poichè i due rami di inverter vengono modulati alternativamente ed in maniera esclusiva in ogni metà del periodo della modulante. Il contenuto armonico della forma d'onda di uscita è lo stesso dell'uscita che si ottiene con la modulazione unipolare.




Figura 3.10 Spettro armonico di un inverter monofase con modulazione a discontinua ($M = 0.9, f_c/f_o = 21$)

Perciò la modulazione Discontinua non apporta miglioramenti in questi termini ma risulta una tecnica di modulazione molto conveniente dal momento che un solo ramo commuta in un periodo di commutazione con conseguente riduzione delle perdite di switching rispetto la modulazione a tre livelli.

3.3 Misura di segnali PWM

Per quanto riguarda l'inverter monofase, in letteratura esistono numerose modulazioni, ognuna delle quali fornisce vantaggi e prestazioni differenti. Essendo l'H6 un'evoluzione del normale ponte H tali modulazioni possono essere applicate anche nel seguente caso ed esistono inoltre delle evoluzioni delle stesse che permettono di sfruttare gli switch aggiuntivi che presenta l'H6 rispetto al normale

inverter monofase. Per evitare la rottura dell'inverter durante il funzionamento è stato necessario verificare la correttezza delle forme d'onda prodotte per le diverse tecniche di modulazione applicate al circuito. I segnali PWM vengono generati dal DSP dopo la sua corretta programmazione tramite Code Composer. La misura di tali segnali è stata effettuata attraverso l'utilizzo di sonde di tensione x20. Per comprendere le forme d'onda visualizzate sull'oscilloscopio è necessario definire la teoria della modulazione di un inverter che sarà spiegata nel seguito.

3.3.1 Modulazione PWM – Teoria Matematica

Sia dato un ramo di inverter la cui struttura circuitale è la seguente:




Figura 3.11 Ramo di Inverter

Il legame tra la tensione di ingresso e uscita può essere espresso attraverso una variabile binaria “s” definita funzione di commutazione. Valgono le seguenti equazioni:

$$\begin{cases} s = 0 & T_1 = OFF & T_2 = ON \\ s = 1 & T_1 = ON & T_2 = OFF \end{cases} \quad (3.5)$$

$$V_o = s * V_i \quad (3.6)$$

Dato un periodo di tempo definito tempo di commutazione T_C , il valor medio della tensione di uscita corrisponde al valor medio temporale assunto dalla funzione di commutazione “s” nel tempo T_C :

$$V_{OMED} = \frac{1}{T_C} \int_0^{T_C} s * V_i * dt = V_i * \frac{1}{T_C} \int_0^{T_C} s * dt = V_i * m \quad (3.7)$$

dove m è definito segnale modulante:

$$m = \frac{1}{T_C} \int_0^{T_C} s * dt \quad (3.8)$$

Sia dato a questo punto l'inverter monofase la cui struttura è ormai nota:




Figura 3.12 Inverter Monofase

Facendo riferimento a quanto detto precedentemente per il ramo di inverter è immediato definire le seguenti relazioni:

$$\begin{cases} V_{P1} = m_1 * V_i \\ V_{P2} = m_2 * V_i \end{cases} \quad (3.9)$$

Si definiscano a questo punto le seguenti funzioni:

$$m_d = m_1 - m_2 \quad (3.10)$$

$$m_0 = \frac{m_1 + m_2}{2} \quad (3.11)$$

da cui:

$$\begin{cases} m_1 = m_0 + \frac{m_d}{2} \\ m_2 = m_0 - \frac{m_d}{2} \end{cases} \quad (3.12)$$

Esse rappresentano le modulanti di un inverter monofase. m_d è strettamente legata alla tensione di uscita dal momento che vale:

$$V_o = V_{P1} - V_{P2} = (m_1 - m_2) * V_i = m_d * V_i \quad (3.13)$$

Sulla base del valore di m_d è possibile avere all'uscita una tensione sinusoidale o costante. m_0 rappresenta invece un grado di libertà il cui valore definisce il tipo di modulazione. Le diverse modulazioni applicate all'inverter differiscono solamente per il valore di m_0 mentre m_d definisce le caratteristiche dell'uscita.

3.3.2 Modulazione Unipolare

La modulazione unipolare si ottiene ponendo:

$$m_0 = \frac{1}{2} \quad (3.14)$$

Dal momento che per l'applicazione di tesi si desidera ottenere un'uscita sinusoidale del tipo $V_o = V_M * \text{sen}(\omega t)$ le modulanti assumono di conseguenza le seguenti espressioni:

$$\begin{cases} m_1 = \frac{1}{2} + \frac{V_M \text{sen}(\omega t)}{2V_i} \\ m_2 = \frac{1}{2} - \frac{V_M \text{sen}(\omega t)}{2V_i} \end{cases} \quad (3.15)$$

Le due modulanti dei due rami dell'inverter monofase risultano essere due sinusoidi in controfase. Per comprendere a chi sono riferiti i segnali PWM misurati con le sonde si faccia riferimento alla seguente struttura circuitale:




Figura 3.13 Ponte H6

I segnali visualizzati sull'oscilloscopio, di seguito presentati, soddisfano i risultati ottenuti:




Figura 3.14 Modulanti (in verde e rosso) + segnali PWM1 e PWM2 (in giallo e blu) a 2V/div




Figura 3.15 Modulanti (in verde e rosso) + segnali PWM1 e PWM3 (in giallo e blu) a 2V/div

3.3.3 Modulazione Discontinua

La modulazione discontinua può essere ottenuta in due differenti modi:

- modulazione discontinua bassa;
- modulazione discontinua alta;

Nel primo caso m_0 vale:

$$m_0 = \frac{|m_d|}{2} \tag{3.16}$$

da cui segue che le modulanti assumono le seguenti espressioni:

$$\begin{cases} m_1 = \frac{|m_d|}{2} + \frac{m_d}{2} \\ m_2 = \frac{|m_d|}{2} - \frac{m_d}{2} \end{cases} \tag{3.17}$$

È quindi immediato ricavare i valori delle modulanti in base al segno di m_d :

$$\text{Se } m_d > 0 \begin{cases} m_1 = m_d \\ m_2 = 0 \end{cases} \quad (3.18)$$

$$\text{Se } m_d < 0 \begin{cases} m_1 = 0 \\ m_2 = -m_d \end{cases} \quad (3.19)$$

Le forme d'onda misurate sono le seguenti:




Figura 3.16 Modulanti (in verde e rosso) + segnali PWM1 e PWM2 (in giallo e blu) a 2V/div





Figura 3.17 Modulanti (in verde e rosso) + segnali PWM1 e PWM3 (in giallo e blu) a 2V/div

Tale modulazione, utilizzata in questa forma per un semplice inverter monofase, può essere evoluta in modo tale da poter sfruttare al meglio le caratteristiche fisiche di un ponte H5. Si ricordi che l'H6 può essere visto come un ponte H5 mantenendo costantemente in conduzione lo switch aggiuntivo alto Q5. Grazie quindi allo switch aggiuntivo basso Q6, aprendolo opportunamente, è possibile isolare il carico dall'alimentazione durante la fase di voltaggio nullo. Le forme d'onda ottenute per i segnali PWM sono le seguenti:



**Figura 3.18 Modulanti (in verde e rosso) + segnali
PWM1 e PWM6 (in blu e giallo) a 2V/div**

La nulla si verifica quando gli switch Q3 e Q4 sono contemporaneamente chiusi. Lo zoom visualizzato in Fig. 3.18 si focalizza sulla fase durante la quale la modulante rossa, riferita al secondo ramo dell'inverter, è a zero e quindi quando Q2 è interdetto e Q4 è in conduzione. Quando invece PWM1=1 Q1 conduce mentre Q3 è interdetto e viceversa quando PWM1=0. Quindi durante tale fase PWM6, per soddisfare la condizione di nulla, dovrà essere interdetto quando Q1 è interdetto. Risulta quindi, in tale fase, valida la seguente assunzione: $PWM1 = PWM6$.

Nella seguente immagine vengono invece visualizzati i segnali PWM5 e PWM6. Chiaramente il segnale PWM5 è costantemente a 1 dal momento che tale modulazione fornisce solo la nulla bassa:




Figura 3.19 Modulanti (in verde e rosso) + segnali PWM5 e PWM6 (in blu e giallo) a 2V/div

La seconda tipologia di modalità discontinua può essere ottenuta imponendo m_0 nel seguente modo:

$$m_0 = 1 - \frac{|m_d|}{2} \tag{3.20}$$

da cui segue che le modulanti assumono le seguenti espressioni:

$$\begin{cases} m_1 = 1 - \frac{|m_d|}{2} + \frac{|m_d|}{2} \\ m_1 = 1 - \frac{|m_d|}{2} - \frac{|m_d|}{2} \end{cases} \tag{3.21}$$

È quindi immediato ricavare i valori delle modulanti in base al segno di m_d :

$$\text{Se } m_d > 0 \quad \begin{cases} m_1 = 1 \\ m_2 = 1 - m_d \end{cases} \quad (3.22)$$

$$\text{Se } m_d < 0 \quad \begin{cases} m_1 = 1 + m_d \\ m_2 = 1 \end{cases} \quad (3.23)$$

Le forme d'onda misurate sono le seguenti:




Figura 3.20 Modulanti (in verde e rosso) +
segnali PWM1 e PWM2 (in giallo e blu) a 2V/div

Si può notare la somiglianza delle modulanti ottenute con tale tecnica di modulazione rispetto a quella precedente. Le modulanti infatti sono uguali ma ribaltate rispetto al primo caso analizzato di modulazione discontinua.




Figura 3.21 Modulanti (in verde e rosso) + segnali PWM1 e PWM3 (in giallo e blu) a 2V/div

I segnali PWM qui analizzati sono riferiti a due interruttori dello stesso ramo e risultano quindi perfettamente complementari. È possibile notare, attraverso lo zoom effettuato, l'azione del tempo morto nell'alternarsi di accensione e spegnimento dei due interruttori.

Come per il primo caso di modulazione discontinua analizzata anche quest'ultima tecnica può essere sviluppata in modo tale da sfruttare la presenza degli interruttori ausiliari per isolare l'alimentazione dal carico durante la fase di nulla. È ormai chiaro come tale tecnica di modulazione sia la complementare di quella presentata in precedenza. Mentre prima infatti si garantiva la nulla bassa attraverso l'apertura di Q6 durante le fasi in cui Q3 e Q4 conducevano contemporaneamente, in questo caso viene generata la nulla alta attraverso l'apertura di Q5 nelle fasi in cui conducono Q1 e Q2.




Figura 3.22 Modulanti (in verde e rosso) + segnali PWM1 e PWM5 (in giallo e blu) a 2V/div

Dal momento che la modulante rossa, nella zona in cui è stato eseguito lo zoom, è posta al suo valore massimo il corrispondente segnale PWM sarà ad 1 e quindi Q2 risulta in conduzione. Nel momento in cui quindi Q1 conduce Q5 dovrà essere aperto per soddisfare la condizione di nulla alta. Per tale motivo nella zona analizzata i segnali PWM1 e PWM5 devono essere l'uno l'opposto dell'altro come risulta in Fig. 3.22.

Per quanto riguarda invece PWM6 esso sarà posto costantemente a 1 per far sì che sia sempre in conduzione:




Figura 3.23 Modulanti (in verde e rosso) + segnali PWM5 e PWM6 (in giallo e blu) in 2V/div

È possibile infine definire una terza tecnica di modulazione discontinua attraverso la quale, sfruttando entrambi gli interruttori ausiliari Q5 e Q6, è possibile determinare sia la nulla alta che bassa. Il valore di m_0 caratteristico di tale modulazione è il seguente:

$$\begin{cases} m_0 = 1 - \frac{m_d}{2} & \text{se } m_d > 0 \\ m_0 = -\frac{m_d}{2} & \text{se } m_d < 0 \end{cases} \quad (3.24)$$

Le modulanti, sulla base del segno di m_d , assumo le seguenti espressioni:

$$\text{Se } m_d > 0 \quad \begin{cases} m_1 = 1 \\ m_2 = 1 - m_d \end{cases} \quad (3.25)$$

$$\text{Se } m_d < 0 \quad \begin{cases} m_1 = 0 \\ m_2 = -m_d \end{cases} \quad (3.26)$$

Considerando come per i casi precedenti un'uscita sinusoidale e quindi un m_d sinusoidale le forme d'onda misurate con l'oscilloscopio sono le seguenti:




Figura 3.24 Modulanti (in verde e rosso) + segnali PWM1 e PWM2 (in blu e giallo) in 2V/div

Le modulanti assumono l'andamento definito dalle equazioni 3.25 e 3.26 considerando un m_d sinusoidale. Dal momento che la modulante verde, riferita al primo ramo, è un'onda quadra solamente uno dei due interruttori risulta essere in conduzione per tutto il tempo di ciclo. Q1 e Q3 alternano quindi conduzione e spegnimento ogni tempo di ciclo:





Figura 3.25 Modulanti (in verde e rosso) + segnali PWM1 e PWM3 (in giallo e blu) in 2V/div

Come anticipato in precedenza tale tecnica di modulazione si serve sia di Q5 che di Q6 per le nulle. Q5 verrà quindi interdetto durante la conduzione di Q1 e Q2 mentre Q6 durante quella di Q3 e Q4.



**Figura 3.26 Modulanti (in verde e rosso) + segnali
 PWM2 e PWM5 (in giallo e blu) in 2V/div**

Essendo la modulante verde, riferita al primo ramo, al suo valore alto, Q1 risulta essere in conduzione nell'area analizzata in Fig. 3.26. La nulla si verifica quando anche Q2 conduce e quindi durante tale fase Q5 dovrà essere interdetto. Per tale motivo durante tale fase i segnali PWM2 e PWM5 dovranno essere l'uno l'opposto dell'altro come in figura. Un'analisi simile può essere fatta per la Fig. 3.27. In questo caso la modulante verde è bassa e quindi Q3 risulta essere in conduzione. Per far sì che si verifichi la nulla bassa anche Q4 dovrà essere in conduzione e Q6 dovrà essere interdetto. L'andamento di PWM6 dovrà essere quindi, in tale fase, l'opposto di PWM4. Dal momento che i segnali PWM4 e PWM2 sono l'uno il complementare dell'altro allora risulta, per quanto detto sopra, che nell'area analizzata in figura deve risultare l'uguaglianza dei segnali PWM6 e PWM2.





Figura 3.27 Modulanti (in verde e rosso) + segnali PWM2 e PWM6 (in giallo e blu) in 2V/div

3.3.4 Modulazione H6 con cortocircuito di inverter

Tale tecnica di modulazione rispetto a quelle presentate in precedenza è stata studiata appositamente per essere applicata ad un inverter con la configurazione circuitale del ponte H6. In questo caso la modulazione vera e propria agisce sugli interruttori ausiliare Q5 e Q6 mentre i normali interruttori del ponte ad H vengono utilizzati per soddisfare la condizione di nulla nel momento in cui Q5 e Q6 sono interdetti. Durante tale fase Q1, Q2, Q3 e Q4 vengono posti contemporaneamente in conduzione determinando quello che è definito il cortocircuito di inverter. Invece durante il normale funzionamento le coppie Q1/Q3 e Q2/Q4 alternano accensione e spegnimento ogni tempo di ciclo. Le forme d'onda misurate con l'oscilloscopio sono le seguenti:



**Figura 3.28 Modulanti (in verde e rosso) + segnali
 PWM5 e PWM6 (in giallo e blu) in 2V/div**

Come si può osservare dalla Fig. 3.28 le modulanti sono identiche e quindi i segnali PWM5 e PWM6 hanno lo stesso andamento da cui ne consegue che Q5 e Q6 condurranno e saranno interdetti nello stesso momento. Quando quindi ad esempio PWM5 si troverà al suo valore logico basso dovrà verificarsi il cortocircuito di inverter per soddisfare la condizione di nulla. Ciò può essere osservato ad esempio per il segnale PWM3 nella seguente immagine:




Figura 3.29 Modulanti (in verde e rosso) + segnali PWM3 e PWM5 (in blu e giallo) in 2V/div

CAPITOLO 4

SIMULAZIONE DEL CIRCUITO E STRATEGIE PER IL CONTROLLO

4.1 Matlab e Plecs

La simulazione del circuito è stata eseguita tramite il software *Matlab*. In particolar modo è stato utilizzato il Tool di Matlab, Simulink che consiste in un ambiente grafico di lavoro che offre librerie di blocchi personalizzabili e solutori per la modellazione e simulazione di sistemi di qualsiasi tipo.




Figura 4.1 Libreria di Simulink

Simulink è servito principalmente per la realizzazione del modello circuitale del pannello fotovoltaico e l'implementazione delle tecniche di controllo delle diverse parti del sistema. Per fare ciò sono state utilizzate due librerie fra quelle disponibili dall'editor:

- Simulink: libreria che ha lo stesso nome del Tool e che fornisce una serie di elementi utili per l'esecuzione di calcoli matematici e la generazione ed elaborazione dei segnali;
- Simscape -> SimPowerSystems: libreria contenente tutti gli elementi fondamentali per lo sviluppo di circuiti di elettronica di potenza.

L'implementazione del circuito vero e proprio è stata invece realizzata tramite l'utilizzo di un altro software, ovvero *Plecs* della Plexim electrical engineering software. Essendo infatti Simulink più General Purpose si è preferito realizzare il circuito con uno strumento software ottimizzato per applicazioni facenti parte dell'ambito elettronico. Il grande vantaggio di Plecs risiede nel fatto che non solo è più adatto di Simulink nella simulazione e implementazione dei circuiti ma è anche in grado di integrarsi al software Matlab e comunicare con i blocchi logici realizzati con uno schematico di Simulink. In questo modo è stato possibile mettere in comunicazione il circuito realizzato con Plecs con la logica di controllo realizzata invece con Simulink. Plecs, come Simulink, presenta una libreria molto simile e contenente tutti gli elementi indispensabili per lo studio dei circuiti.




Figura 4.2 Libreria di Plecs

4.2 Tecniche per il controllo

La configurazione circuitale realizzata può essere schematizzata nel seguente modo:




Figura 4.3 Modello di sistema PV realizzato

dove il convertitore DC/DC può essere visto come un Boost se si osserva il circuito dai moduli fotovoltaici verso la rete oppure come un Buck se lo si osserva dal verso contrario. Segue il bus DC e il convertitore DC/AC rappresentato dalla configurazione di inverter scelta per la conversione dell'energia da una forma continua a una forma alternata per l'immissione in rete. Per avere sul bus DC e

all'ingresso del convertitore DC/DC i valori desiderati di tensione e per gestire il flusso di potenza verso la rete è indispensabile avere il controllo sul funzionamento dei convertitori nel lato DC e nel lato rete. Vengono descritti nel seguito i sistemi di controllo implementati tramite Simulink per il sistema di studio.

4.2.1 Controllo del Boost converter

Per il convertitore Boost è stato realizzato un controllo in catena chiusa:




Figura 4.4 Sistema di controllo di convertitore Boost

Il blocco circuitale MPPT che genera il valore di tensione desiderato all'ingresso del Boost, e quindi ai capi dei moduli fotovoltaici, verrà spiegato in seguito. Definito quindi il livello di tensione che massimizza la potenza trasferita dal pannello verso la rete segue il controllo in catena chiusa del Boost. Tale blocco, definito "Close Loop Controller", necessita all'ingresso il valore della tensione voluta (V_{mppt}) e i valori attuali della tensione e della corrente di Boost. All'interno il suddetto blocco presenta la seguente struttura:




Figura 4.5 Controllo in catena chiusa del convertitore Boost

Si può notare che sono presenti due regolatori PI in cascata. Il primo PI ha come obiettivo quello di eliminare l'errore di tensione ($V_{mppt} - V_{boost}$) producendo all'uscita il valore di riferimento di corrente necessaria per mantenere all'uscita del Boost la tensione V_{mppt} . Il secondo PI ha come compito quello di eliminare l'errore in corrente ($I_{ref} - I_{out}$) in modo tale da generare la tensione di riferimento V_{ref} necessaria per la generazione dell'onda quadra caratteristica del controllo PWM. La V_{ref} infatti, una volta normalizzata con la tensione del bus DC, viene intersecata con una portante triangolare in modo tale da definire per confronto la funzione di commutazione del Boost.




Figura 4.6 Tensione di riferimento e portante (in alto) e funzione di commutazione (in basso) del convertitore Boost

4.2.2 MPPT

Come è stato spiegato nel primo capitolo la potenza estraibile da un pannello fotovoltaico varia al variare delle condizioni di temperatura e irraggiamento. Si rende quindi necessario un meccanismo in grado di determinare nel tempo quale sia il valore di tensione da applicare ai moduli fotovoltaici che massimizza la potenza. Nei sistemi di conversione dell'energia quando si ha a che fare con energia di tipo rinnovabile è quindi sempre presente un sistema di elaborazione che implementa quello che è definito algoritmo di "Maximum Power Point Tracking" (MPPT). In letteratura esistono un elevato numero di algoritmi MPPT di diversa complessità ed efficienza. Per il sistema di questo elaborato è stato implementato uno dei più semplici e classici di questi algoritmi, ovvero l'algoritmo "Perturba e Osserva". Esso consiste nell'introdurre una piccola perturbazione nel sistema e studiarne gli effetti in modo tale da conseguire l'MPPT. Il grande vantaggio di tale algoritmo è la semplicità di implementazione in quanto è completamente

indipendente dalla conoscenza della caratteristica dei pannelli. Quindi il punto di massima potenza può essere raggiunto in qualsiasi condizione di irraggiamento e temperatura. Il concetto su cui si base l'algoritmo Perturba e Osserva è il seguente:




Figura 4.7 Schema a blocchi dell'algoritmo "Perturba e Osserva"

Il punto di funzionamento del pannello viene periodicamente perturbato cambiando il valore della tensione ai capi dei pannelli. Dopo ogni perturbazione l'algoritmo di MPPT confronta i valori di potenza estratta dai pannelli prima e dopo la perturbazione. Se dopo la perturbazione la potenza estratta è aumentata, significa che il punto di funzionamento dei pannelli si è spostato verso l'MPP e quindi la perturbazione che verrà applicata nello step successivo avrà lo stesso segno di quella dello step precedente. Se al contrario la potenza estratta risulta essere invece diminuita il segno della perturbazione verrà cambiato. Molto

importante è la scelta del tempo T_p fra una perturbazione e l'altra. Se tale valore è troppo piccolo l'algoritmo rischia di essere confuso e il punto di funzionamento può diventare instabile. Se è invece troppo grande il punto di MPP viene raggiunto troppo lentamente. Fondamentale è infine la scelta del corretto valore da attribuire allo step Δ_x con il quale viene perturbata la tensione dei pannelli. Il perturba e osserva infatti, non essendo a conoscenza dell'andamento della caratteristica dei pannelli, una volta raggiunto l'MPP non si accorge di esservi giunto e la tensione verrà quindi perturbata anche negli step successivi portando conseguentemente ad un allontanamento dall'MPP stesso. L'algoritmo tende quindi ad oscillare attorno al punto di MPP con un'oscillazione più o meno grande a seconda del valore scelto per lo step. Uno step grande conferisce all'algoritmo una grande rapidità permettendo di raggiungere velocemente l'MPP ad ogni variazione di temperatura e irraggiamento. Allo stesso tempo però provoca considerevoli oscillazioni attorno al punto di massima potenza che non viene quindi mai davvero raggiunto. Al contrario uno step piccolo rende l'algoritmo meno sensibile a variazioni della caratteristica ma al contempo garantisce piccole oscillazioni attorno l'MPP. Una versione evoluta del Perturba e Osserva non utilizza uno step costante ma variabile in base alla variazione di potenza rilevata durante l'ultima perturbazione. In questo modo l'algoritmo risulta essere fortemente reattivo ai cambiamenti climatici e più conservativo una volta raggiunto il punto di funzionamento ideale.

Nel sistema realizzato con Simulink il blocco circuitale che svolge l'MPPT è visibile in Figura 3.12. Tale blocco riceve all'ingresso i valori di tensione e corrente del Boost in modo tale da poter calcolare la potenza dei pannelli. La struttura interna del blocco è la seguente:




Figura 4.8 Schema a blocchi dell'MPPT

La tensione e la corrente ai capi dei pannelli vengono opportunamente filtrate con un filtro passa passo prima di essere elaborate. L'algoritmo è stato implementato tramite due funzioni Matlab di cui la prima si occupa del calcolo della potenza mentre la seconda del confronto dei valori di potenza, dell'aggiornamento dello step e della tensione di MPP. Il tempo T_p tra una perturbazione e l'altra è stato settato attraverso un blocco di trigger che abilita le operazioni di "MATLAB Func 2" ogni 0.035 secondi.

```

Editor - Block: test14/MPPT/MATLAB Func 1
MPPT/MATLAB Func 1
1 function [P1,P2] = fcn(i,v)
2
3 persistent Pv;
4 persistent init;
5
6 if isempty(init)
7     init=1;
8     Pv=0;
9 end
10
11
12 P1=v*i;
13 P2=Pv;
14 Pv=P1;
15
Editor - Block: test14/MPPT/MATLAB Func 2/MATLAB Function1*
MPPT/MATLAB Func 2/MATLAB Function1*
1 function V = fcn(P1,Q)
2 persistent Vmppt;
3 persistent init1;
4 persistent deltaX;
5 kp=0.01;
6 if isempty(init1)
7     init1=1;
8     deltaX=2;
9     Vmppt=60;
10 end
11
12 deltaX=kp*abs(P1-Q);
13
14 if P1>Q
15     Vmppt=Vmppt+deltaX;
16 else
17     deltaX=-deltaX;
18     Vmppt=Vmppt+deltaX;
19 end
20
21 if (Vmppt<=0)
22     Vmppt=1;
23 end
24
25 V=Vmppt;
    
```

Figura 4.9 Algoritmo "Perturba e Osserva" in codice MATLAB

4.2.3 Implementazione del controllo dell'Inverter

Il controllo dell'inverter è stato implementato come affermato in precedenza attraverso il tool di Matlab, Simulink. Tale sistema di controllo in catena chiusa si compone di tre parti fondamentali:

- controllo della tensione sul bus DC;
- controllo della corrente di linea;
- regolatore PWM.

Il controllo sul bus DC viene attuato tramite l'utilizzo di un regolatore PI di Anti Windup per evitare che la grandezza da elaborare continui ad aumentare il suo valore fino all'infinito durante l'elaborazione stessa. Il blocco circuitale del regolatore PI riceve tre ingressi quali:

- errore di tensione, dato dalla differenza fra il valore di tensione desiderato e la tensione misurata sul bus DC;
- soglia superiore e inferiore del blocco di saturazione all'interno del PI che permette l'anti windup.




Figura 4.10 Controllo di Bus DC

L'elaborazione dati all'interno del regolatore PI avviene in retroazione positiva.




Figura 4.11 Struttura del PI di controllo del Bus DC

L'uscita generata non è altro che il valore di riferimento della corrente che si deve avere sul lato rete per avere il valore di tensione desiderato sul bus DC.

Il controllo della corrente di rete è stato implementato in maniera simile al controllo visto in precedenza. Anche in questo caso infatti ci si serve di un PI di Anti Windup che riceve in ingresso l'errore di corrente ottenuto attraverso la differenza fra la corrente di riferimento, generata dal blocco precedente, e quella misurata sul lato rete. Essendo la corrente di rete sinusoidale per poter calcolare l'errore di corrente è necessario rendere sinusoidale la corrente di riferimento. Essa andrà quindi moltiplicata per un seno avente la stessa frequenza e fase della tensione di rete. Il corretto valore della frequenza e fase di rete viene fornito da un blocco di phase-locked loop (PLL) che verrà descritto in seguito. All'uscita del regolatore si avrà il valore della tensione di riferimento necessaria per l'implementazione della tecnica PWM e quindi del corretto controllo degli interruttori dell'inverter per avere i valori di tensione e corrente desiderati rispettivamente sul bus DC e sul lato rete.




Figura 4.12 Controllo di corrente di rete

Si ricordi che il regolatore PI presenta una forte limitazione della banda passante che gli impedisce di inseguire riferimenti fortemente variabili. Infatti a fronte di un riferimento sinusoidale il PI introduce un errore di fase e di ampiezza. Essendo l'errore di corrente in ingresso al PI generato dalla differenza fra due grandezze sinusoidali, sarà a sua volta sinusoidale. Il regolatore riceve quindi all'ingresso un profilo di corrente sinusoidale. Per poter attuare una corretta regolazione ed annullare l'errore a regime è necessario implementare il PI come regolatore risonante. L'obiettivo è quello di creare un sistema di riferimento sincrono con la corrente in modo tale che il riferimento appaia costante. Per fare ciò la corrente di riferimento sinusoidale viene scomposta in due esponenziali complessi nel seguente modo:

$$I_{ref}(t) = I_M \cos(\omega_o t) = \frac{I_M}{2} (e^{j\omega_o t} + e^{-j\omega_o t}) \quad (4.1)$$

I due termini complessi così ottenuti sono fasori controrotanti e sono quindi ancora grandezze sinusoidali. Affinché il PI possa elaborarle è necessario rendere tali quantità costanti moltiplicando i due termini rispettivamente per $e^{-j\omega_o t}$ e per $e^{j\omega_o t}$. Attuata poi la regolazione si ritorna nel dominio del sistema di riferimento rotante. Dal momento che il sistema considerato in questo elaborato presenta a valle un inverter e la rete che può essere approssimata come un carico RL, il sistema di controllo può essere rappresentato nel seguente modo:




Figura 4.13 Schema a blocchi di un PI risonante

dove :

- $e^{-\frac{T_C}{2}s}$ è l'approssimazione della funzione di trasferimento di un inverter nel dominio di Laplace. Esso può essere infatti visto come una linea di ritardo avente un ritardo pari a metà del tempo di commutazione;
- $\frac{R}{1+\frac{L}{R}s}$ è la funzione di trasferimento del carico RL nel dominio di Laplace.

Il sistema può essere semplificato in un'unica funzione di trasferimento attraverso una serie di calcoli. Sia $\Delta I(t) = I_{ref} - i(t)$ l'errore di corrente in ingresso al regolatore PI. Il legame fra $\Delta I(t)$ e la V_{ref} è il seguente:

$$v_{ref} = e^{j\omega_0 t} L^{-1}\{PI(s)L\{e^{-\omega_0 t}\Delta I(t)\}\} + e^{-\omega_0 t} L^{-1}\{PI(s)L\{e^{\omega_0 t}\Delta I(t)\}\} \quad (4.2)$$

essendo $L()$ e $L^{-1}()$ rispettivamente la trasformata di Laplace e la sua inversa. $PI(s) = K_p + \frac{K_I}{s}$ è la classica funzione di trasferimento di un regolatore PI. Su v_{ref} viene ora applicata la seguente proprietà della trasformata di Laplace:

$$L\{e^{-zt}f(t)\} = F(s+z) \quad (4.3)$$

e si ottiene:

$$v_{ref} = e^{j\omega_0 t} L^{-1}\{PI(s)\Delta I(s+j\omega_0)\} + e^{-\omega_0 t} L^{-1}\{PI(s)\Delta I(s-j\omega_0)\} \quad (4.4)$$

$$v_{ref} = PI(s-j\omega_0)\Delta I(s) + PI(s+j\omega_0)\Delta I(s) \quad (4.5)$$

Sostituendo infine a $PI(s) = K_p + \frac{K_I}{s}$ si ottiene:

$$v_{ref}(s) = \left(2K_p + \frac{2K_I s}{s^2 + \omega_0^2}\right) \Delta I(s) \quad (4.6)$$

Inglobando il termine 2 nei valori di K_p e K_I la funzione di trasferimento di un regolatore PI risonante nel dominio di Laplace è data da:

$$G(s) = K_p + K_I \frac{s}{s^2 + \omega_0^2} \tag{4.7}$$

Il regolatore presenta quindi la seguente struttura:




Figura 4.14 Schema a blocchi del PI risonante (Simulink)

Generato in questo modo il riferimento di corrente è possibile ora implementare la tecnica PWM opportuna per il controllo degli interruttori dell’inverter. Sono state implementate due tecniche di modulazione, quella a tre livelli e quella discontinua, in modo tale da poterne confrontare le prestazioni. E’ possibile selezionare una tecnica di modulazione o l’altra tramite un semplice switch:




Figura 4.15 Schema a blocchi del Modulatore PWM

All'ingresso dei due blocchi che implementano le tecniche di modulazione vi sono la tensione di riferimento, o modulante, e la tensione sul bus DC con la quale viene normalizzata la modulante stessa. All'uscita vi sono i tre segnali che comandano i due rami dell'inverter e i due interruptori ausiliari caratteristici del Ponte H6. I blocchi logici delle due modulazioni hanno la seguente struttura:

- modulazione a tre livelli:




Figura 4.16 Schema a blocchi del modulatore PWM a tre livelli

Le modulanti vengono calcolate applicando la formula caratteristica della modulazione a tre livelli:

$$m_1 = \frac{1}{2} \left(1 + \frac{v_{ref}}{V_i} \right) \tag{4.8}$$

$$m_2 = \frac{1}{2} \left(1 - \frac{v_{ref}}{V_i} \right) \tag{4.9}$$

Sono stati indicati come g_1 e g_2 i segnali modulanti dei due rami dell'inverter, generati dall'intersezione e dal confronto delle modulanti con la portante triangolare ottenuta attraverso il blocco "Repeating Sequence".




Figura 4.17 Modulante, portante e funzione di commutazione del primo (in alto) e secondo ramo (in basso) di inverter

Per gestire correttamente il funzionamento del Ponte H6 è necessario implementare correttamente il segnale g_3 che gestisce l'apertura e la chiusura degli interruttori ausiliari. Come è stato spiegato nel primo capitolo gli interruttori vengono aperti durante le fasi di nulla, ovvero quando sono accessi contemporaneamente gli interruttori alti (nulla alta) dei due rami dell'inverter, o quelli bassi (nulla bassa). Tale regola di funzionamento è stata realizzata tramite una semplice rete logica che invia un segnale nullo agli interruttori ausiliari quando g_1 e g_2 hanno contemporaneamente il valore 1 o 0.




Figura 4.18 Funzioni di commutazione del primo ramo (in alto), del secondo ramo (al centro) e degli interruttori ausiliari (in basso)

- modulazione del convertitore H6




Figura 4.19 Schema a blocchi della modulazione PWM H6

La modulazione PWM H6 è stata implementata in maniera un po' differente da quella tradizionale. La modulazione dell'uscita infatti viene eseguita dagli interruttori ausiliari tramite il segnale g_3 . Per quanto riguarda invece g_1 e g_2 sono

uno il complementare dell'altro in modo da alternare nel tempo la conduzione delle due diagonali principali dell'inverter costituite rispettivamente dagli interruttori S1-S4 ed S2-S3. La frequenza delle forme d'onda g_1 e g_2 è la stessa del riferimento.




Figura 4.20 Modulante, portante e funzione di commutazione degli interruttori ausiliari (in alto) e funzione di commutazione dei rami di inverter (in basso)

Il sistema di controllo dell'inverter nel complesso si presenta nel seguente modo:




Figura 4.21 Schema a blocchi completo del sistema di controllo dell'inverter

4.2.4 Taratura dei regolatori

La taratura di tutti i regolatori PI visti fino a questo momento è stata eseguita tramite il Tool di Matlab *Sisotool* tramite il quale, una volta definita la funzione di trasferimento del sistema nel dominio di Laplace, è possibile regolare il sistema con regolatori P, PI e PID. La taratura può essere eseguita in maniera automatica oppure manualmente agendo sui diagrammi di Bode.

4.3 Simulazione del modulo fotovoltaico

Il modulo fotovoltaico è stato implementato attraverso il blocchetto circuitale “Solar Cell” disponibile dalla libreria di Simulink *SimElectronics* nella voce *Sources*. Tale blocco presenta un unico ingresso corrispondente al valore dell’irraggiamento in W/m^2 . Il valore di irraggiamento stabilito, prima di poter essere collegato alla cella, necessita di essere convertito in un segnale fisico essendo inizialmente una semplice costante generata da Simulink. Ciò è possibile tramite il blocco circuitale “Simulink-PS Converter”.




Figura 4.22 Rappresentazione circuitale di un pannello fotovoltaico

Fedelmente al modello circuitale di una cella fotovoltaica, il blocco Solar Cell permette di impostare tutti i parametri necessari in base al tipo di modulo solare scelto:




Figura 4.23 Finestra di parametrizzazione della cella PV

Sono quindi stati inseriti i parametri circuitali della cella solare “SunPower C60” prodotta dall’omonima azienda e realizzata in silicio monocristallino. Essa presenta le seguenti caratteristiche:




Figura 4.24 Parametri fondamentali e caratteristica I-V della cella SunPower C60




Figura 4.26 Classico sistema con PLL

La struttura base di un PLL presenta un Phase Detector (PD) per l'identificazione della fase, un Loop Filter (LF) per eliminare le componenti indesiderate e un Digitally Controlled Oscillator (DCO):




Figura 4.27 Schema a blocchi di un generico PLL

L'algoritmo base utilizzato dal PD nell'identificazione della fase è quello definito "zero-crossing detection". Tale metodo consiste nell'identificare l'intervallo di tempo in cui la sinusoide, di cui si vuole identificare la fase, attraversa lo zero. Sulla base di tale calcolo viene definito il valore della frequenza. Tale metodo tuttavia è caratterizzato da una dinamica lenta dal momento che la frequenza viene aggiornata due sole volte per ciclo. Inoltre tale tecnica è anche afflitta da rumore e problemi di zero-crossing multiplo che porta ad un errore nel calcolo della frequenza.

Lo schema più semplice di PLL è definito “Standard Mixer PD” (SMPD) e presenta il seguente schema a blocchi:




Figura 4.28 Schema a blocchi di un SMPD PLL

È definita come θ_e la fase stimata e con θ_i il valore di fase da stimare. Per comprenderne il funzionamento è sufficiente esprimere matematicamente lo schema a blocchi. V_{err} , definito errore in tensione, è dato da:

$$V_{err} = A \sin(\theta_i) \cos(\theta_e) = A \sin(\omega_i t) \cos(\omega_e t) \quad (4.10)$$

Applicando le formule di prostaferesi:

$$V_{err} = \frac{A}{2} [\sin((\omega_i + \omega_e)t) + \sin((\omega_i - \omega_e)t)] \quad (4.11)$$

Assumendo che la fase di ingresso può essere scritta in funzione della fase stimata e dell'errore di fase φ , la V_{err} diventa:

$$V_{err} = \frac{A}{2} [\sin(2\omega_e t + \varphi) + \sin(\varphi)] \quad (4.12)$$

Da quest'ultima equazione è chiaro che durante la fase di “Phase locking”, per la quale valgono $\omega_e \rightarrow \omega_i$, $\varphi = \theta_i - \theta_e \rightarrow 0$, l'errore di tensione non tende a zero

ma presenta un'armonica di rumore del secondo ordine che si propaga sulla stima di θ_e .

Una soluzione alternativa e più efficace prende il nome di “Modified Mixer PD” (MMPD) con la quale è possibile eliminare integralmente l'errore in tensione durante la fase di “Phase-Locking”.




Figura 4.29 Schema a blocchi di un MMPD PLL

In questo caso l'errore in tensione ha la seguente espressione:

$$V_{err} = A \sin(\theta_i) \cos(\theta_e) - \sin(\theta_e) \cos(\theta_i) \quad (4.13)$$

Come nel caso precedente θ_i viene riscritta in funzione della fase stimata θ_e e dell'errore di fase φ :

$$V_{err} = A [\sin(\theta_e) \cos(\varphi) + \cos(\theta_e) \sin(\varphi)] * \cos(\theta_e) - \sin(\theta_e) \cos(\theta_e) \quad (4.14)$$

Dopo una serie di passaggi matematici si ottiene:

$$V_{err} = \frac{\sin(\varphi)}{2} + \sin\left(2\theta_e + \tan^{-1}\left(\frac{A \sin(\varphi)}{A \cos(\varphi) - 1}\right)\right) \sin\left(\frac{\varphi}{2}\right) \quad (4.15)$$

È quindi chiaro che durante la fase di “phase-locking”, per la quale $\varphi \rightarrow 0$, anche $V_{err} \rightarrow 0$. Grazie questa tecnica la seconda armonica di rumore del caso precedente

è stata eliminata. Vista la superiorità di tale tecnica, essa è stata implementata nel sistema circuitale che si occupa del controllo dell'inverter.




Figura 4.30 Schema a blocchi del PLL (Simulink)

Essendo nota a priori la pulsazione di rete, essa viene sommata al valore in uscita al PID in modo tale attuare una compensazione in avanti e velocizzare il sistema nella ricerca del valore corretto di fase. La stima della pulsazione oscilla attorno al suo valore medio come da aspettativa:




Figura 4.31 Pulsazione ω_e stimata dal PLL

4.5 Struttura del convertitore

Come anticipato precedentemente il convertitore, costituito in successione da un Boost converter, un bus DC e un inverter Ponte H6, è stato realizzato in PLECS:




Figura 4.32 Schema circuitale della catena PV-Boost-Inverter-Rete in PLECS

Grazie all'utilizzo del blocco circuitale "port" Plecs è in grado di comunicare con Simulink attraverso lo scambio di segnali. Ciò risulta indispensabile per il controllo del sistema. Nello schematico in Simulink il circuito realizzato in Plecs appare nel seguente modo:





Figura 4.33 Schema a blocchi del circuito di Fig 3.43 in MATLAB

4.6 Simulazione del circuito


Grazie all'utilizzo del blocco circuitale "Scope" è possibile, una volta lanciata la simulazione, registrare nel tempo l'andamento di qualsiasi grandezza di cui si desidera conoscere le proprietà. In questo modo è stato possibile dare un giudizio qualitativo sull'efficienza dei sistemi di controllo implementati, sulle tecniche di modulazione e il sistema di MPPT.

4.7 Confronto tecniche di modulazione

Sono state implementate le tecniche di modulazione PWM a tre livelli e PWM H6. Le prestazioni delle due tecniche di modulazione sono state valutate sulla base dell'andamento della tensione di modo comune e della corrispondente corrente parassita di cui è stato calcolato il valore efficace. Le caratteristiche misurate con gli "Scope" sono le seguenti:



**Figura 4.34 Corrente di leakage (in alto) e CMV (in basso)
per modulazione PWM H6**



**Figura 4.35 Corrente di leakage (in alto) e CMV (in basso)
per modulazione a tre livelli**

In entrambi i casi la tensione di modo comune assume un valore costante pari alla metà della tensione del bus DC. Ciò risulta molto positivo per la corrente di leakage in quanto ne riduce fortemente l'intensità. Dal calcolo del valore efficace di quest'ultima per entrambi i casi è chiaramente evidente la superiorità della modulazione PWM H6 rispetto quella a tre livelli. Infatti grazie alla PWM H6 non solo si ottiene una corrente parassita più piccola ma si hanno anche perdite di switching inferiori come è stato spiegato precedentemente. Il confronto fra le due tecniche di modulazione è stato fatto prendendo anche in considerazione le perdite di conduzione e di switching. Per poter fare ciò è stato necessario costruire il modello termico del circuito attraverso gli elementi della libreria "Thermal" di Plecs. L'analisi termica degli elementi di interesse è resa possibile attraverso la definizione del blocco termico "Heat Sink" ovvero del dissipatore che dovrà racchiudere al suo interno tutti gli elementi per i quali si vuole fare un'analisi del suddetto tipo.




Figura 4.36 Studio termico del Ponte H6

E' stato definito un dissipatore ideale avente capacità termica nulla e temperatura iniziale di 75°C . Per mantenere il dissipatore alla temperatura voluta è stato collegato ad esso un generatore di temperatura costante a 75°C . Per poter definire attraverso Plecs le perdite di conduzione e commutazione è necessario definire la libreria termica dei componenti sotto analisi, in questo caso gli IGBT e i diodi. La libreria termica è costituita da file .xml che contengono al loro interno tutte le informazioni legate alle perdite di switching (turn-on e turn-off) di conduzione e del valore dell'impedenza termica dei componenti sotto analisi:




Figura 4.37 Esempio di libreria termica

Per tutte e tre le tipologie di perdite è possibile definire più curve in base ai diversi valori di temperatura. Mentre per le perdite di conduzione si hanno i classici grafici bidimensionali legati alla caratteristica I-V del componente, per le perdite di turn-on e turn-off si hanno grafici tridimensionali dove l'energia spesa per le fasi di switching è definita sulla base dei valori della corrente che scorre sul componente e della tensione di blocco. Chiaramente per poter svolgere un'analisi di tal tipo è necessario scegliere componenti reali di cui sono disponibili i datasheet per poter raccogliere le suddette informazioni. E' stato quindi scelto il modello di IGBT+diodo IKW40N120T2 della Infineon avente le seguenti caratteristiche:

Parametro	Simbolo	Caratteristiche	Condizioni	Unità di Misura
IGBT				
Tensione Collettore-Emettitore	V_{CE}	1200		V
Corrente DC di collettore ($T_j=150^\circ\text{C}$)	I_C	75 40	$T_C = 25^\circ\text{C}$ $T_C = 110^\circ\text{C}$	A
Tensione di Gate-Emettitore	V_{GE}	± 20		V
Impulso di corrente di collettore	I_{Cpuls}	160		A
Tensione di soglia Gate-Emettitore	$V_{GE(th)}$	5.2/5.8/6.4	$V_{CE}=V_{GE}$ $I_C=1.5\text{ mA}$	V
Tensione di saturazione Collettore-Emettitore	$V_{CE(sat)}$	1.75/2.2 2.25 2.3	$V_{GE}=0\text{V}$ $I_C=40^\circ$ $T_j=25^\circ\text{C}$ $T_j=150^\circ\text{C}$ $T_j=175^\circ\text{C}$	V
Corrente di collettore con tensione di gate=0	I_{CES}	0.4 4.0 20	$V_{CE}=1200\text{V}$ $V_{GE}=0\text{V}$ $T_j=25^\circ\text{C}$ $T_j=150^\circ\text{C}$ $T_j=175^\circ\text{C}$	mA
Corrente di Leakage Gate-Emettitore	I_{GES}	200	$V_{CE}=0\text{V}$ $V_{GE}=20\text{V}$	nA
Tempo di ritardo di accensione	$t_{d(on)}$	33	$T_j=25^\circ\text{C}$ $V_{CC}=600\text{V}$ $I_C=40\text{A}$	ns
Tempo di salita della corrente di collettore	t_r	28		ns
Tempo di	$t_{d(off)}$	314		ns

spegnimento			$V_{GE}=0/15V$	
Tempo di discesa della corrente di Collettore	t_f	94		ns
Resistenza Termica IGBT (giunzione)	R_{thJC}	0.31		K/W
Diodo				
Tensione in polarizzazione diretta	V_F	1.75/2.2 1.8 1.8	$V_{GE}=0V$ $I_F=40^\circ$ $T_j=25^\circ C$ $T_j=150^\circ C$ $T_j=175^\circ C$	V
Tempo di Reverse-Recovery	t_{rr}	258	$I_F=40 A$	ns
Resistenza Termica Diodo(giunzione)	R_{thJCD}	0.53		K/W

Tabella 4.1 Datasheet IGBT+diodo IKW40N120T2 Infineon

Osservando il datasheet è stato possibile ricostruire su Plecs le caratteristiche suddette per il calcolo delle perdite. Tuttavia le curve delle perdite di switching di accensione e spegnimento tenevano conto in maniera cumulativa sia di quelle dell'IGBT che di quelle del diodo. Per poterle considerare separatamente si è fatta quindi l'ipotesi che il 60% di tali perdite fossero dovute all'IGBT mentre il restante 40% al diodo. Una volta associate le opportune librerie termiche ai componenti sotto analisi sono state calcolate le perdite di conduzione, di switching, quelle totali e l'efficienza del sistema tramite il seguente blocco logico:




Figura 4.38 Calcolo delle perdite e dell'efficienza

Tramite il blocco “Probe” di Ples è possibile estrarre le grandezze di interesse del componente a cui è associato:




Figura 4.39 Esempio di “Probe” contenente le perdite di switching

Sono state quindi calcolate le perdite e le efficienze nel caso di modulazione a tre livelli e PWM H6. Nel fare tali calcoli è stato mantenuto un irraggiamento costante per i moduli fotovoltaici pari a 1000 W/m^2 in modo tale da avere un valore costante di corrente in uscita dai pannelli. I valori ottenuti sono i seguenti:




Figura 4.40 Perdite di conduzione (in alto) e di switching (in basso) nel caso di modulazione a tre livelli




Figura 4.41 Perdite di conduzione (in alto) e di switching (in basso) nel caso di modulazione PWM H6

I risultati ottenuti rispecchiano perfettamente quelli attesi. La modulazione PWM H6 presenta perdite di switching notevolmente inferiori e dimezzate rispetto alla modulazione a tre livelli. Ciò rispecchia perfettamente la realtà dal momento che grazie a questa modulazione commutano in un tempo di ciclo solo due IGBT invece che quattro come nella modulazione a tre livelli. Inoltre la modulazione PWM H6 sembra anche presentare perdite di conduzione leggermente inferiori. Le efficienze sono state calcolate con la seguente formula:

$$\eta_{\%} = \frac{P_{IN}}{P_{IN} + P_{Loss}} * 100 \quad (4.16)$$

essendo

$$P_{Loss} = P_{cond} + P_{sw} \quad (4.17)$$

I valori ottenuti sono:

- $\eta_{\%} = 94.2\%$ per la modulazione a tre livelli;
- $\eta_{\%} = 96\%$ per la modulazione PWM H6.

4.8 Simulazione MPPT

È stato verificato il corretto funzionamento dell'algoritmo di MPPT, implementato tramite codice Matlab, prima imponendo un irraggiamento costante di 1000 W/m^2 e in un secondo momento un irraggiamento variabile nel tempo in maniera casuale. Per tale verifica sono stati posti in parallelo due moduli fotovoltaici da 100 celle ciascuno.




Figura 4.42 Corrente (in alto) e tensione (al centro) di MPPT a 1000 W/m²

A 1000 W/m² la corrente e la tensione di MPPT si portano sui valori attesi facendo riferimento alle caratteristiche I-V del modulo Sunpower C60 di Fig. 4.24. Chiaramente la corrente estratta è doppia rispetto a quella di Fig. 4.24 avendo posto due moduli in parallelo. L'imposizione di un step di tensione che si adatta all'entità della variazione di potenza della fase precedente permette all'algoritmo di mantenere una corrente e una tensione stabili una volta raggiunto il MPP. È stato quindi imposto un irraggiamento variabile ogni 0.03 secondi per verificare l'efficienza dell'algoritmo in condizioni meno stabili anche se è evidente che in uno scenario reale l'irraggiamento non varia con tempistiche così stringenti.





Figura 4.43 Corrente (in alto) e tensione (al centro) di MPPT con irraggiamento variabile nel tempo

Osservando l'andamento della corrente in funzione dell'irraggiamento e facendo riferimento alle curve di Fig. 4.24 si può affermare il corretto funzionamento dell'algoritmo. Il punto di massima potenza viene correttamente inseguito anche con un irraggiamento estremamente variabile. Si possono osservare spike sia di corrente che di tensione nel passaggio da un valore di irraggiamento a un altro. Ciò in realtà non risulta preoccupante dal momento che in condizioni reali l'irraggiamento varia in maniera più graduale e molto più lentamente, non con un andamento a gradino come in figura, riducendo fortemente l'ampiezza delle oscillazioni. Il corretto inseguimento della massima potenza si può osservare nel seguente grafico dove è rappresentato in funzione del tempo l'andamento delle potenze dello stadio attuale e precedente:




**Figura 4.44 Potenza dello stato attuale (in verde)
e dello stato precedente (in rosso)**

Le due curve risultano quasi perfettamente sovrapposte essendo la condizione di massima potenza perfettamente inseguita.

4.9 Confronto con Ponte H

Mantenendo permanentemente chiusi gli interruttori ausiliari caratteristici del Ponte H6 si ottiene la classica configurazione del Ponte H. E' stato quindi possibile calcolare i valori della tensione di modo comune e della corrente di leakage per fare il confronto coi valori ottenuti con il Ponte H6 visti nel paragrafo 4.7. La modulazione utilizzata per il confronto è quella PWM a tre livelli.



**Figura 4.45 Corrente di leakage (in alto) e CMV (in basso)
del Ponte H con modulazione a tre livelli**

I risultati ottenuti rispecchiano le considerazioni teoriche fatte nel primo capitolo. Il ponte H presenta una tensione di modo comune variabile nel tempo con conseguente corrente di leakage estremamente elevata. E' evidente il vantaggio ottenuto con il Ponte H6 i cui valori di corrente parassita e CMV alle stesse condizioni sono riportati in Fig. 4.34.

CAPITOLO 5

ALTIUM DESIGNER

5.1 Introduzione

Altium Designer è un software di tipo EDA (Electronic Design Automation) e quindi atto al disegno di sistemi elettronici come PCB, FPGA e circuiti integrati. Il sistema dispone di librerie preimpostate e fornisce tutti gli elementi per la creazione di librerie proprie.

5.2 Creazione di un nuovo progetto

In Altium Designer un progetto rappresenta un collegamento fra tutti i documenti che costituiscono il progetto stesso. Il file di progetto, avente estensione .PrjPCB, è un file di tipo ASCII che elenca tutti gli elementi di cui è costituito e le impostazioni adottate. Tutti i documenti non facenti parte del progetto su cui si sta lavorando sono elencati in una sotto-cartella definita “Free Documents”. E’ possibile associare al proprio lavoro in qualsiasi momento qualsiasi file facente parte dei “Free Documents” semplicemente trascinandolo nella cartella di lavoro. Tutte le modifiche fatte sul proprio progetto possono essere aggiornate facendone la compilazione.

Per creare un nuovo progetto è sufficiente digitare:

- *File -> New -> Project -> PCB Project*




Figura 5.1 Creazione nuovo progetto

Il progetto così creato sarà visibile nella finestra “Project” a sinistra della schermata principale. Di default il file assume il nome PCB_Project_1.PrjPcb. Per rinominarlo è sufficiente salvarlo nella cartella di lavoro desiderata. Tale operazione può essere eseguita in due modi:

- digitando: *File -> Save Project As*
- tasto destro del mouse sul progetto e digitare *Save Project As*




Figura 5.2 Rinomina e salvataggio di un progetto

5.3 Creazione di uno Schematico

Una tipologia di file associabile al progetto è definito “Schematic” ed ha estensione .SchDoc. Sullo schematico è possibile realizzare qualsiasi schema circuitale desiderato attraverso elementi simbolici che rappresentano dispositivi e componenti reali. Per associare uno schematico al proprio progetto è sufficiente digitare:

- tasto destro del mouse sul progetto seguito da *Add New to Project -> Schematic*.




Figura 5.3 Creazione di uno schematico

Lo schematico così creato viene automaticamente associato al progetto e presenta di default il nome Sheet1.SchDoc. Per rinominarlo è sufficiente salvarlo nella cartella di lavoro come è stato fatto precedentemente per il progetto.

È possibile notare che una volta creato uno schematico l'area di lavoro assume dei cambiamenti. Un foglio bianco è ora disponibile ed è possibile posizionare su di esso tutti gli elementi del circuito che si vuole realizzare. Non solo l'area di lavoro ma anche la barra degli strumenti cambia in seguito alla creazione dello schematico. È possibile infine modificare a piacere il "WorkSpace" riposizionando i pannelli e le barre degli strumenti semplicemente trascinandoli nella posizione desiderata.

5.4 Opzioni di uno Schematico e Librerie

Prima di iniziare a disegnare il circuito sul foglio dello schematico è necessario definire in modo appropriato le opzioni disponibili. Dal menu in alto digitare:

- *Design -> Document Options*




Figura 5.4 Opzioni di uno Schematico

Tramite il seguente pannello è possibile selezionare, a partire dal menù a tendina *Standard styles*, le dimensioni del foglio di lavoro sulla base delle dimensioni del circuito che si vuole realizzare. È inoltre possibile definire il valore desiderato per la dimensione dei “passi” della griglia tramite la voce *Snap*. Una volta selezionate le opzioni desiderate, per avere una visione completa del proprio lavoro, è sufficiente digitare:

- *View -> Fit Document.*

Prima di iniziare a disegnare è necessario comprendere il funzionamento delle librerie. Per accedere alle librerie disponibili del programma è sufficiente selezionare il pannello *Libraries* presente sul bordo destro della schermata di lavoro. Se tale voce non è disponibile è possibile accedere alle librerie selezionandole a partire dal menu in basso a destra *System*:




Figura 5.5 Selezione del menu Libraries

Altium Designer fornisce di base una serie di librerie ricche di elementi e con cui è possibile disegnare quasi qualsiasi tipo di circuito. Tuttavia è spesso preferibile sviluppare una libreria propria sulla base delle proprie esigenze progettuali. Per

poter accedere ai simboli circuitali di una libreria è necessario che essa sia installata sul programma. Per installare una libreria di qualsiasi tipo è necessario accedere al menu *Libraries...* del pannello *Libraries*.




Figura 5.6 Librerie installate su Altium Designer

È possibile in questo modo avere visione delle librerie installate e installarne di nuove tramite il bottone *Install...* con cui è possibile ricercare la posizione della libreria voluta all'interno del proprio PC. Si notino in Fig. 5.6 le librerie SCH-LEMAD.SchLi e IPC_7351N.PcbLib che rappresentano rispettivamente una libreria per schematici e una per PCB di tipo custom, ovvero realizzate dai ricercatori del laboratorio LEMAD presso il quale è stata svolta l'attività di tesi. Tali librerie sono state a loro volta integrate con nuovi elementi per lo sviluppo del progetto di tesi.

Per selezionare gli elementi necessari alla creazione del proprio circuito è sufficiente accedere alla voce *Search* del pannello *Libraries*. Al fine di trovare l'elemento desiderato è possibile inserirne il nome nel campo *Field ->Name* oppure la sigla o il numero dell'elemento stesso nel campo *Value*. Se il

componente non viene trovato è necessario controllare di aver inserito correttamente le informazioni di ricerca oppure che il percorso della libreria sulla quale si sta cercando il componente sia correttamente inserito nella voce *Path*.




Figura 5.7 Menu di ricerca delle librerie

Per fare una ricerca più immediata è possibile inserire il nome del componente cercato nella sbarra di ricerca bianca presente sotto il menu a tendina dove sono elencate le librerie disponibili:




Figura 5.8 Menu di ricerca veloce delle librerie

Una volta trovato il componente desiderato per poterlo posizionare sullo schematico è necessario selezionare *Place_nome* del componente. L'elemento così scelto appare flottante e agganciato al cursore del mouse in attesa di essere posizionato sullo schematico. Prima di fare ciò è importante definire le proprietà dell'oggetto a cui è possibile accedere premendo il tasto TAB nel momento in cui l'oggetto è ancora "flottante".




Figura 5.9 Proprietà del componente selezionato

Tramite tale finestra è possibile definire tutte le proprietà dell'oggetto selezionato. Tramite la voce *Designator* è possibile definire una sigla con cui vengono indicati i componenti della stessa tipologia. Il “?” che segue la lettera “U” permette l'auto incremento dei numeri che indicano i componenti dello stesso tipo presenti sullo schematico (Ad esempio: U1, U2, U3 ecc..). Nella voce *Comment* è possibile inserire un commento di qualsiasi tipo che può essere visualizzato una volta posto l'oggetto sullo schematico se è stata spuntata la casella *Visible*. Solitamente tale voce viene riempita con la sigla del componente. Nel sotto-pannello *Models* è

possibile vedere, una volta selezionati tramite il bottone *Add...* , i modelli di footprint disponibili per il componente. Dal momento che è possibile associare al componente un qualsiasi numero di footprint, quello desiderato può essere selezionato quando il componente viene posto sullo schematico tramite la voce *Library Component Properties*. I modelli di footprint sono selezionabili a partire dalle librerie disponibili di Altium oppure a partire dalle proprie librerie “custom” fatte su misure da noi. Per accedervi è necessario digitare:

- *Add...* -> *Footprint* -> *Browse*




Figura 5.10 Menu di ricerca del Footprint

Una volta scelta la libreria su cui si vuole cercare il footprint è possibile digitare la sigla del footprint voluto nella voce *Mask* per filtrare i numerosi modelli.

Infine fra le proprietà importanti di un componente in Fig. 5.9 vi sono i *Parameters*, ovvero una serie di informazioni di qualsiasi natura legate al componente stesso. Spesso è preferibile associare il nome del fornitore del componente e il codice del prodotto. Per fare ciò è necessario posizionare il

componente sullo schematico e successivamente accedere al menù *Supplier Search* presente nel menu in basso destra *System*.




Figura 5.11 Menu Supplier Search

A partire da tale menu cliccando sul bottone in cui è disegnata una resistenza indicato in Fig. 5.11 dal riquadro rosso si accede ad una finestra in cui è possibile selezionare una serie di opzioni tra cui i nomi dei più importanti fornitori di componenti elettronici sul web. Un fornitore spesso scelto nell'acquisto di componenti presso il laboratorio di ricerca LEMAD è Mauser ed è anch'esso selezionabile nel suddetto menu. Scelti quindi i fornitori su cui si desidera acquistare è possibile ricercare il componente inserendone il nome nella voce *Keywords*. Una volta trovato l'oggetto da acquistare è possibile associare al simbolo del componente sullo schematico le informazioni precedentemente definite premendo il tasto destro del mouse sul prodotto e selezionando *Add Supplier Link to Part*.




Figura 5.12 Associazione di un prodotto ad un oggetto sullo schematico

Cliccando col tasto sinistro del mouse sul simbolo presente nello schematico verranno associate ad esso il nome del fornitore e il codice del prodotto nella voce *Parameters*:

Parameters			
Visible	Name	Value	Type
<input type="checkbox"/>	Supplier 1	Mouser	STRING
<input checked="" type="checkbox"/>	Supplier Part Number 1	958-CRASC-GM-390	STRING

Figura 5.13 Esempio di prodotto associato ad un simbolo sullo schematico

5.5 Disegno del circuito

Una volta posti tutti gli elementi del circuito da realizzare sullo schematico è necessario collegarli in modo opportuno. I collegamenti vengono fatti tramite lo strumento *Wire* a cui è possibile accedere dal menu a tendina *Place* in alto oppure attraverso il tasto veloce presente sulla Toolbar. Dopo essere stato selezionato lo strumento *Wire* il cursore assume una forma a croce con una “x” al centro la quale

da nera assume il colore rosso se posto in corrispondenza di un punto sul quale il programma si aspetta che inizi un collegamento. Per disegnare il filo è sufficiente cliccare sul punto desiderato col tasto sinistro del mouse. Una volta disegnati tutti i collegamenti voluti per uscire dalla modalità di disegno dei collegamenti è necessario premere il tasto Esc della tastiera oppure il tasto destro del mouse.

Ogni collegamento o Net disegnata viene automaticamente denominata dal programma attraverso un nome che strettamente legato ai pin terminali che la Net sta collegando. Tale nome tuttavia non è visibile sulla Net e permette al disegnatore di assegnare alle Net il nome desiderato. L'assegnazione di un nome personalizzato ad una Net tramite lo strumento *Place Net Label* permette non solo di identificare meglio i percorsi della rete ma anche di creare collegamenti fra parti del circuito che presentano la stesso "Net Label". Tale strumento risulta quindi molto utile nel momento in cui si desidera porre in comunicazioni parti molto lontane fra loro di un circuito per le quali sarebbe stato necessario disegnare una Net lunga e complicata sullo schematico. Per porre una "Net Label" è sufficiente selezionare il bottone *Place Net Label* presente sulla Toolbar oppure accedervi a partire dal menu a tendina *Place*. Selezionato lo strumento sopra detto l'etichetta appare flottante e può essere modificata prima del suo inserimento premendo il tasto TAB. Si apre in questo modo una finestra nella quale è possibile modificare il nome della label e scegliere la dimensione e lo stile del carattere. Per agganciare l'etichetta al collegamento basta cliccare col tasto sinistro sul collegamento stesso una volta che la "x" del cursore assume il colore rosso. Il risultato è il seguente:




Figura 5.14 Disegno di una Net e posizionamento di una Net Label

5.6 Opzioni di Progetto

Per visualizzare e modificare le opzioni di progetto su cui si sta lavorando è sufficiente digitare:

- *Project* → *Project Options*.

Si aprirà la seguente schermata:




Figura 5.15 Finestra delle Opzioni di Progetto

Fanno parte delle opzioni di progetto il controllo degli errori sui parametri, sui collegamenti, sulle matrici di connessione ecc.. Tutte le informazioni contenute in tale finestra vengono utilizzate dal Altium durante la compilazione per verificare la correttezza dell'elaborato. L'elenco di possibili errori presenti nei diversi sottomenu della finestra *Options for PCB Project* è modificabile in maniera personale sulla base delle proprie esigenze di progetto. A ciascuna voce è possibile associare una delle seguenti etichette:



È quindi possibile associare a ciascun potenziale problema l'importanza voluta. Chiaramente l'opzione "No Report" indica l'assenza di errore mentre l'etichetta "Warning" indica quello che può essere un potenziale problema ma non essendo identificato come errore non interrompe la compilazione. I "Warning", se presenti, vengono indicati al termine della compilazione in una finestra che si apre automaticamente. A differenza delle opzioni suddette gli "Error" e i "Fatal Error" portano ad un insuccesso del processo di compilazione e vengono indicati, se presenti, nella medesima finestra precedentemente nominata per i "Warning".




Figura 5.16 Finestra contenente messaggi di Warning o Errore

Una volta posto rimedio a tutti gli errori trovati dal programma il progetto viene compilato con successo.

Prima di trasferire il progetto sulla piattaforma di lavoro per i PCB nel seguito vengono spiegati i passi fondamentali per la creazione e la modifica di una libreria per schematico e per PCB.

5.7 Creazione Librerie

5.7.1 Libreria di uno schematico

Per creare una libreria per schematici è necessario digitare:

- *New -> Library -> Schematic Library*

Viene creata in questo modo una libreria per schematico vuota avente di default il nome Schlib1.SchLib. Per rinominarla è necessario salvarla premendo il tasto destro del mouse e digitando *Save As*. Nel momento in cui viene creata la libreria l'area di lavoro cambia e assume il seguente aspetto:




Figura 5.17 Creazione di una libreria per Schematico

In questa area di lavoro è possibile creare e modificare qualsiasi simbolo per schematico attraverso il set di strumenti forniti dall'Editor per schematici:




Figura 5.18 Tollbar dell'Editor per schematici

Attraverso la finestra *SCH Library*, a cui si accede attraverso il menu in basso a destra *SCH*, è possibile visualizzare gli elementi presenti sulla libreria su cui si sta lavorando. Premendo col tasto sinistro del mouse su un qualsiasi elemento presente nell'elenco *Components* il corrispondente simbolo circuitale verrà visualizzato sul foglio di lavoro dell'Editor per schematico. È possibile in qualsiasi momento integrare la libreria con nuovi elementi digitando:

- *Tool -> New Component*

In questo modo viene generato un file avente come nome di default *Component_1*. Il componente può essere rinominato digitando:

- *Tools -> Rename Component*

È quindi ora possibile iniziare a disegnare il componente desiderato utilizzando gli strumenti forniti dall'Editor. Si consiglia di disegnare il componente al centro del foglio poiché una volta che i componenti verranno selezionati per essere posti su di uno schematico il cursore del mouse farà riferimento all'origine del foglio dell'editor. Per porsi all'origine del foglio è necessario digitare:

- *Edit -> Jump -> Origin*

Un'altra cosa fondamentale prima di iniziare a disegnare è l'impostazione della griglia attraverso la finestra *Library Editor Workspace*. Per modificare le “snap” della griglia in maniera veloce si ricordi che premendo il tasto “G” della tastiera la “snap” assume in successione i valori 1, 5 e 10 mils. In Fig. 5.19 viene mostrato un esempio di disegno di una capacità:




Figura 5.19 Esempio di disegno di un componente

Un elemento fondamentale nella creazione di componenti è il “pin”. Tramite i pins è possibile definire le proprietà elettriche di un componente e creare punti di collegamento con gli altri elementi del sistema. Per accedere al menu dei pins è necessario digitare:

- *Place -> Pins*

Apparirà un pin flottante di cui è possibile definire le proprietà premendo il tasto TAB.




Figura 5.20 Proprietà di un Pin

Il nome del pin viene impostato nella casella *Display Name* mentre il campo *Designator* viene utilizzato per numerare il pin. A partire dal numero qui definito i successivi pin auto incrementeranno il numero del *Designator*. Nel campo *Descriptor* è possibile scrivere a piacimento un'informazione che può essere utile sul pin che stiamo per disegnare. Infine è fondamentale definire l'*Electrical Type* del pin in base alla sua funzione. Le diverse tipologie selezionabili sono:

- Input;
- I/O;
- Output;
- Open collector;
- Hiz;
- Open Emitter;
- Passive.

Una volta impostate tutte le proprietà il pin può essere posto sul disegno. È utile sapere che il pin può essere specchiato rispetto il piano verticale premendo il tasto “x”, rispetto il piano orizzontale premendo il tasto “y” e può essere ruotato di 90° in senso antiorario premendo la barra spaziatrice. Tali comandi veloci permettono di modificare la posizione di qualsiasi elemento anche sullo schematico prima di posizionare il componente.

Spesso può essere utile realizzare un componente suddiviso in più parti. Per creare un componente di questo tipo è necessario realizzare un componente base che costituirà la prima parte. Per aggiungere ad esso una parte aggiuntiva è necessario selezionare:

- *Tools* → *New Part*.

In questo modo il componente precedentemente realizzato verrà posto in un file denominato “Part A” a cui si aggiunge una “Part B” su cui si andrà a realizzare la seconda parte del componente totale.




Figura 5.21 Esempio di componente multi-parte

5.7.2 Libreria PCB

Come per gli schematici anche per i PCB è possibile realizzare una libreria di tipo “custom” in cui saranno presenti tutti i footprint realizzati personalmente. Non sempre infatti è possibile trovare il footprint desiderato per il proprio componente

all'interno delle librerie PCB fornite da Altium Designer ed in questo caso è necessario realizzarlo con gli strumenti forniti dal programma. Per creare una nuova libreria è sufficiente digitare:

- *File -> New -> Library -> PCB Library.*

In questo modo viene generata una libreria PCB che presenta di default il nome PcbLib1.PcbLib. Per rinominarla è sufficiente salvarla premendo il tasto destro del mouse e digitando *Save As*. Una volta creata la libreria PCB il piano di lavoro cambia aspetto e rende disponibile tutti gli elementi necessari per il disegno dei footprint:




Figura 5.22 PCB editor

Per creare un componente è possibile procedere in due differenti modi. Il modo più semplice è quello di fare uso di un Component Wizard fornito da Altium Designer per la realizzazione dei componenti più comuni. Per accedere al Component Wizard è necessario digitare:

- *Tools -> Component Wizard*



Figura 5.23 Component Wizard

Il Component Wizard permette di realizzare i footprint attraverso una serie di impostazioni guidate semplici da definire. Tuttavia a causa dei limiti di questo Tool è spesso necessario procedere in maniera differente disegnando il footprint con gli strumenti forniti da Altium. Prima di iniziare a disegnare il footprint è necessario creare un nuovo componente digitando:

- *Tools -> New Blank Component*

Nel pannello *PCB Library* in Fig. 5.22 comparirà un componente nuovo da editare che avrà di default il nome `PCBCOMPONENT_1`. Premendo il tasto destro del mouse sul componente e selezionando *Component Properties* è possibile modificare il nome del componente. Si può a questo punto disegnare il componente.

Parte fondamentale di un footprint sono i pad i quali sono necessari per formare le connessioni dei pin. Per selezionare i pad basta digitare:

- *Place -> Pad*

In alternativa è sufficiente premere il bottone *Place Pad* disponibile sulla Toolbar. Un pad apparirà a questo punto flottante e prima di essere posto sul piano di lavoro è possibile definirne le proprietà premendo il tasto TAB.




Figura 5.24 Proprietà Pad

Tramite la seguente finestra è possibile manipolare il Pad nella maniera desiderata. Dopo aver scelto la forma attraverso il menu a tendina *Shape* è possibile definirne le dimensioni impostando i parametri *X-Size* e *Y-Size*. Il campo *Designator* viene solitamente riempito con il numero del Pad (i successivi Pad incrementeranno il numero posto sul primo pad). Attraverso il menu a tendina *Layer* è possibile definire il piano su cui verrà posto il pad mentre la voce *Electrical Type* permette di identificare il pad in uno dei seguenti tre modi:

- Load;
- Terminator;
- Source.

Una volta definite tutte le proprietà è possibile posizionare il pad sul proprio schema. È indispensabile posizionarlo in maniera corretta in modo tale da corrispondere perfettamente al pin del componente che verrà poi saldato sulla scheda.

Dopo aver posto tutti i pad del componente è possibile disegnare la serigrafia che sarà stampata sulla scheda. Essa risulta molto utile per avere un'idea di come devono essere disposti i componenti sulla scheda. La serigrafia viene fatta sul Top Overlay nel caso in cui il componente verrà montato sulla parte superiore della scheda. In caso contrario verrà posta sul Bottom Overlay per tutti quei componenti che saranno montati sullo strato inferiore della scheda. Per disegnare la serigrafia sul Top Overlay per esempio è necessario selezionare tale strato a partire dal menu che si trova ai piedi dell'area di lavoro dove sono elencati in successione tutti i possibili strati. A questo punto è sufficiente selezionare lo strumento *Line* attraverso il bottone presente sulla Toolbar o digitando:

- *Place -> Line*

Le linee così tracciate assumeranno un colore giallo caratteristiche dello strato su cui si sta disegnando. Di seguito vi è un esempio di footprint realizzato per il package TO-263-5:




Figura 5.25 Footprint per package TO-263-5

Terminato il disegno del componente è opportuno inserire l'informazione riguardante l'altezza massima del componente. Per fare ciò è sufficiente premere due volte col tasto sinistro del mouse sul nome del componente presente nella lista dei componenti nella *PCB Libraries* e inserire l'informazione di altezza nel campo *Height*. È infine possibile avere una visione tridimensionale del proprio componente. Esistono due metodi che ci permettono di visualizzare il componente in tre dimensioni di cui il primo consiste nella realizzazione dello stesso utilizzando gli strumenti forniti da Altium. Per fare ciò è necessario selezionare:

- *Place -> 3D Body*

Apparirà la seguente schermata:





Figura 5.26 Associazione di un modello 3D ad un footprint

Immettendo in tale finestra le informazioni necessarie è possibile creare il package come in un qualunque CAD tridimensionale. Tuttavia questa operazione può risultare complessa per chi non è abituato al disegno tridimensionale ed in questo caso è possibile associare il modello 3D al footprint attraverso un secondo metodo che consiste nella ricerca del modello sul web. Uno dei siti web maggiormente utilizzati per la ricerca di modelli 3D per i footprint è 3D ContentCentral sul quale è presente un motore di ricerca dove è sufficiente digitare il nome del package desiderato per ritrovarne la versione tridimensionale.



ella richiesta | Carica contenuto Il mio 3D ContentCentral | Servizi dei fornitori

[Visualizza elenco](#) [Visualizza Gallery](#)

File da: Fornitori Contribuenti individuali (correlati al fornitore) Contribuenti individuali (nessun fornitore)

Risultati per pagina: 10 Ordinato per: Migliore corrispondenza < 1 2 3 4 >

Various 	Nome	TO-263-5	Configurazioni? No
	Numero parte	TO-263-5	Download 2162
	Descrizione	TO-263 5-pin package	Aggiunto il 11 feb, 2010
	Categoria	Componenti elettrici, Pacchi	Votazione media  (11 Valutazioni)
	Etichette	_d2pak, _to_263_5, _to_263_5_pin, to_263	
	Contributo di	Ryan Rutledge	

Figura 5.27 Ricerca del modello 3D per il package TO-263-5 sul sito 3D ContentCentral

Sul sito sono disponibili differenti estensioni del file contenente il modello 3D del package. I file compatibili con Altium Designer sono quelli aventi estensione .step. Una volta scaricato il suddetto file è possibile associarlo al proprio footprint selezionando la voce *Generic STEP Model* della finestra *3D Body* di Fig. 5.26 e andando a ricercare la posizione del file sul proprio PC. Fatte queste operazioni sulla schermata di lavoro apparirà un'ombra di colore viola avente la sagomatura del package. Essa deve essere posta sul footprint disegnato in modo da far coincidere i pin con i pad e la forma del package con la corrispondente serigrafia.

Se tali elementi non si sovrappongono correttamente è possibile che il footprint non sia stato realizzato in maniera adeguata. Per avere a questo punto una visione tridimensionale del sistema è sufficiente digitare:

- *View -> 3D Layout Mode*




Figura 5.28 Modello tridimensionale del package TO-263-5

Per osservare il componente da diverse angolazioni bisogna premere contemporaneamente il tasto SHIFT e il tasto destro del mouse. Muovendo il mouse nelle varie direzioni è possibile osservare tutte le facce del modello 3D.

5.8 Creazione di un documento PCB

Prima di importare il circuito realizzato sullo schematico nel piano di lavoro dove si realizza il disegno della scheda PCB è necessario definire alcuni parametri per impostare l'area di lavoro. Innanzitutto è necessario creare il file PCB premendo il tasto destro del mouse sul nome del progetto e selezionando:

- *Add New to Project -> PCB*

Un nuovo file .PcbDoc avente di default il nome PCB1 verrà aggiunto al progetto. Come nei casi precedenti è sufficiente salvarlo per attribuirgli il nome desiderato. La prima impostazione da definire è la dimensione delle “snap” della griglia. Come visto in precedenza è possibile modificare in maniera veloce la dimensione del passo di griglia premendo il tasto “G”. Inoltre premendo il tasto “Q” è possibile modificare l’unità di misura passando dai “mils” ai “mm” e viceversa. Solitamente si lavora utilizzando un passo di 10 mils che corrispondono a 0.254 mm. Spesso è utile abilitare l’opzione *Snap To Center* in modo tale che il cursore del mouse sia centrato sul componente di cui stiamo modificando la posizione sulla scheda. Per fare ciò bisogna selezionare:

- *Tools -> Preferences*

Si aprirà una finestra densa di opzioni fra le quali ci si pone nella voce PCB Editor-General.




Figura 5.29 Impostazione dell’opzione *Snap To Center*

È infine necessario abilitare l’opzione *Show STEP Models* nella voce Display al fine di poter avere una visione tridimensionale della scheda una volta terminata.

5.9 Import dello Schematico su PCB

Per trasferire il circuito realizzato su schematico sul foglio di lavoro del PCB è sufficiente selezionare:

- *Design -> Update PCB Document *.PcbDoc*

oppure

- *Design -> Import Changes from *.PcbDoc*

Dopo una fase di compilazione si apre automaticamente una finestra di tipo ECO. Un ECO non è altro che una lista di cambiamenti necessari che devono essere apportati dal programma sul progetto in modo tale da sincronizzare alla perfezione il documento sullo schematico con quello sul PCB. Le informazioni presenti sulla finestra ECO sono le seguenti:

- elenco di tutti gli elementi dello schematico con tutti i footprint ad essi associati. Durante la fase di import infatti Altium ricerca nelle librerie installate tutti i footprint associati ai vari componenti dello schematico. Se essi vengono localizzati correttamente saranno posti sul piano di lavoro del PCB mentre in caso contrario sarà generato un errore;
- elenco di tutti i collegamenti. Tali collegamenti saranno rappresentati con delle linee sottili che collegano i pin dei footprint sul piano di lavoro del PCB. Tali linee saranno in seguito sostituite dal tracciamento delle piste.




Figura 5.30 Esempio di lista ECO nella realizzazione di un driver

Per abilitare i cambiamenti necessari alla sincronizzazione è necessario premere il pulsante *Validate Changes* visibile in Fig. 5.30. Tutti i cambiamenti ritenuti validi vengono indicati con “v” di colore verde sotto la voce *Status*. In caso contrario saranno generati degli errori. Se tutti i cambiamenti risultano è necessario premere il pulsante *Execute Changes* per eseguirli. Basta quindi chiudere la finestra premendo il pulsante *Close* per visualizzare sul piano di lavoro del PCB tutti i footprint importati dallo schematico.




Figura 5.31 Componenti del driver di esempio

5.10 Manipolazione dei Layer

Altium Designer presenta 16 layer di tipo elettrico e supporta fino a 32 segnali. Per gestire i layer è necessario selezionare:

- *Design -> Layer Stack Manager*




Figura 5.32 Layer Stack Manager

Tramite la seguente finestra è possibile togliere e aggiungere nuovi piani. Per ogni Layer è possibile definirne le proprietà quali:

- tipo : le opzioni possibili sono Overlay, Solder Mask, Signal e Dielectric;
- materiale: solitamente rame per i piani di segnale;
- spessore (in mils);
- materiale del dielettrico;
- costante dielettrica;
- pullback;
- orientamento: di tipo Top o Bottom.

Oltre ai layer elettrici sono disponibili numerosi altri tipi di layer di tipo non elettrico quali:

- layer Meccanici: vi sono fino a 32 layer meccanici utilizzati per diversi scopi come il dimensionamento, l'inclusione dei dettagli di fabbricazione, istruzioni di assemblaggio ecc..
- layer Speciali: dei layer speciali fanno parte quelli adibiti alla serigrafia Top e Bottom e quelli per la saldatura e incollatura dei componenti. Vi sono infine i layer per la foratura e quelli di collegamento.

Al fine di visualizzare tutte le impostazioni dei vari strati è necessario selezionare:

- *Design -> Board Layers and Colors*




Figura 5.33 Finestra di configurazione dei Layer

Tramite tale finestra è possibile definire altre proprietà dei layer quali il colore, il tipo di oggetto che viene visualizzato (solid, draft o hidden) i nomi delle Pad Net e i numeri dei Pad stessi. Dal momento che durante la progettazione si ha a che fare con un numero molto elevato di strati di cui ciascuno avrà le proprie impostazioni precedentemente definite, è possibile salvare tali impostazioni con un nome chiave che sarà presente nell'elenco *Select PCB View Configuration* in alto a sinistra in Fig. 5.33. In questo modo è possibile selezionare di volta in volta le proprietà desiderate per il layer su cui si sta lavorando in quel preciso momento. Per creare una configurazione Layer di tipo custom è sufficiente digitare *Create new view configuration*. Comparirà a questo punto una finestra che permette la realizzazione guidata del Configuration Layer attraverso l'impostazione dei vari parametri richiesti.




Figura 5.34 Wizard per la realizzazione di un Configuration layer

5.11 Regole di disegno del PCB

L'area di disegno del PCB è soggetta ad una serie di regole finalizzate ad informare l'utente dei possibili errori compiuti nella fase di disegno. Tali regole possono essere dettate dalla violazione di un principio fisico oppure alla violazione di un principio progettuale come ad esempio lo spessore di una Net o il diametro di un Via. Nel caso in cui una regola non viene rispettata il programma informa l'utente attraverso una sottolineatura verde fosforescente che ricopre gli elementi sui quali la violazione è stata effettuata. Altium fornisce dal principio un set di regole basilari su cui si basa il disegno di un PCB. A tali regole è possibile aggiungerne quante ne si vogliono da parte dell'utente. In questo modo, una volta decisi tutti i principi di progettazione, risulterà molto più difficile sbagliare. Altium suddivide le regole di progetto in dieci classi delle quali quelle più interessanti nella fase di disegno del PCB sono quelle di tipo “Electrical”, “Routing”, “Manufacturing” e “Placement”.




Figura 5.35 Regole di disegno del PCB

In Fig. 5.35 sono elencate a sinistra tutte e dieci le categorie sopra menzionate. Premendo il tasto sinistro del mouse sul nome delle diverse classi è possibile visualizzare a destra di Fig. 5.35 l'elenco delle regole, riferite alla classe specifica, utilizzate nel disegno corrente. Premendo invece il tasto sinistro del mouse sulla voce *Design Rules* è possibile visualizzare tutte le regole di tutte le classi utilizzate nel disegno corrente. Fra le informazioni personali delle regole presenti sul riquadro di destra in Fig. 5.35 le più interessanti sono sicuramente quelle presenti sotto la voce *Attributes* in quanto rappresentano in poche righe il significato della regola applicata. Per definire una nuova regola di tipo “custom” è necessario procedere nel seguente modo:

- accedere alla voce della categoria per la quale si vuole aggiungere una nuova regola (ad esempio : *Electrical* -> *Clearance*);
- premere tasto del mouse sulla voce suddetta e selezionare *New rule*.

- compare a questo punto una nuova regola denominata in questo particolare caso *Clearance_1* di cui sarà necessario definirne le proprietà in base alle restrizioni desiderate.

The screenshot shows the Altium Designer rule editor interface for a Clearance rule. At the top, there are fields for 'Name' (set to 'Clearance_1'), 'Comment', and 'Unique ID'. Below this, there are two sections for defining where objects match: 'Where The First Object Matches' and 'Where The Second Object Matches'. Both sections have radio buttons for 'All', 'Net', 'Net Class', 'Layer', 'Net and Layer', and 'Advanced (Query)'. The 'Advanced (Query)' option is selected in both. To the right of these sections are 'Full Query' fields, both containing the text 'All'. Below these sections is a 'Constraints' section, which contains a diagram of a yellow net with a circular pad. A blue arrow points to the gap between the net and the pad, labeled 'Minimum Clearance 10mil'.

Figura 5.36 Esempio di nuova regola della categoria Clearance

È necessario a questo punto definire la *Query* della regola ovvero il linguaggio in codice interpretato da Altium in modo tale da poter applicare la restrizione desiderata. Si tratta di un linguaggio di programmazione piuttosto semplice basato su operatori logici e matematici. Per tutti i nuovi utenti è disponibile il *Query Helper*, ovvero un sistema guidato per le definizioni delle regole in Altium. Gli utenti più esperti che conosco il linguaggio potranno invece digitare la regole direttamente nel campo *Full Query*. Tali informazioni riguardano i “protagonisti” della regola in quanto la vera e propria restrizione viene impostata nel campo *Constraints* visibile in basso in Fig. 5.36. Nella scelta delle regole di disegno del PCB può essere utile far riferimento al sito web della MDsrl che assembla circuiti stampati. Nella pagina *Regole Disegno* della voce *Info Tecniche* sono elencate le regole da seguire per richiedere la scheda alla MD.




Figura 5.37 Esempio di regole su mdsrl.it

5.12 Regole generali per il Routing

Prima di procedere alla reale fase di routing è necessario svolgere lo sbroglio degli elementi sul piano di lavoro del PCB. Esistono infinite possibilità di sbroglio del proprio circuito tutte altrettanto valide. Prima di procedere alla fase di sbroglio è necessario definire quella che sarà la forma della propria scheda. Una volta decise a grandi linee le sue dimensioni si può iniziare a disporre i vari elementi sul piano di lavoro. La disposizione degli elementi deve seguire i seguenti principi:

- elementi disposti in posizioni tali da minimizzare la lunghezza delle piste;
- gli elementi vicini nel circuito dello schematico è consigliabile porli vicini anche nel disegno del PCB sia per ragioni fisiche/elettriche sia perché nella maggior parte dei casi porta ad un routing di buona qualità.

Una volta terminata la fase di sbroglio è possibile disporre le piste di collegamento selezionando il pulsante sulla Toolbar *Interactively Route Connections* oppure digitando:

- *Place -> Interactively Route*

Premendo il tasto TAB prima di disegnare la pista è possibile definirne lo spessore in base al tipo di collegamento. Le piste devono essere tanto più spesse quanto maggiore è la corrente trasportata. Si avranno quindi piste sottili per il trasporto di segnali e piste spesse sulla scheda di potenza dove si avrà a che fare con elevati valori di corrente. Il principio fondamentale a cui bisogna far riferimento nella fase di tracciamento delle piste è quello di non intersecarle fra loro in modo tale da evitare cortocircuiti. Per districarsi nella miriade di collegamenti è necessario far passare i collegamenti anche sugli strati inferiori al “Top Layer” attraverso l'utilizzo di Via il cui diametro dovrà essere opportunamente dimensionato in base all'intensità della corrente che trasporta. Le route assumono il colore caratteristico del layer sul quale si sta disegnando in modo tale da distinguere i collegamenti sui differenti piani. Solitamente le piste vengono tracciate verticalmente o orizzontalmente ed in diagonale formando angoli di 45° cercando di evitare gli angoli retti. Infine, quando si termina una pista su un pin, è preferibile raggiungere il terminale con un collegamento verticale o orizzontale e mai diagonale. Una volta terminati i tracciamenti delle piste è necessario disporre sullo strato inferiore i piani di massa. Per farlo è necessario selezionare:

- *Place -> Poligon Pour*

Si aprirà una finestra nella quale è possibile definire il terminale a cui si fa riferimento attraverso la voce *Connect to Net* e il layer sul quale sarà disposto il piano di massa nella voce *Layer*.




Figura 5.38 Creazione del piano di massa

Scelete le impostazioni desiderate e premuto il tasto *OK* il cursore del mouse assumerà la tipica forma a croce di quando è possibile disegnare. È infatti necessario definire l'area del piano di massa manualmente. L'area così definita assumerà le proprietà precedentemente definite tramite la finestra *Polygon Pour*. Definite le estremità del piano di massa esso non risulta ancora visibile sulla scheda in quando si mantiene trasparente per permettere all'utente di eseguire eventuali modifiche al suo interno. Una volta completate tutte le modifiche volute è possibile rendere visibile il piano di massa premendo il tasto destro del mouse su di esso e selezionando:

- *Polygon Actions -> Set Selected to Poured*

Realizzati i piani di massa è indispensabile verificare che tutti i collegamenti siano stati tracciati. In caso contrario la scheda prodotta non sarebbe funzionante. Per fare tale verifica è necessario selezionare:

- *Report -> Board Information -> Routing Information*

The screenshot shows the 'Board Information Report' window. The 'Routing Information' section contains the following data:

Routing Information	
Routing completion	98,00%
Connections	50
Connections routed	49
Connections remaining	1

Below the table is a 'Back to top' link.

Figura 5.39 Report di tipo Routing Information

È evidente dal report di Fig. 5.39 che una route è stata dimenticata ed è quindi necessario rivedere il proprio lavoro per sistemare l'errore.

Un esempio di routing completo seguendo le regole sopra dette è visibile nella seguente immagine:




Figura 5.40 Esempio di routing di una scheda driver

5.13 Immagine 3D

Completate le schede è possibile visualizzarle in tre dimensioni. Ciò è possibile se per i vari elementi della scheda sono stati realizzati i modelli 3D oppure sono stati recuperati su internet da qualche sito web specializzato in componenti elettronici. Per visualizzare la scheda in tre dimensioni è sufficiente premere il tasto “3” della tastiera oppure digitare:

- *View -> 3D Layout Mode*




Figura 5.41 Vista 3D della scheda driver

CAPITOLO 6

PROGETTO DEL CONVERTITORE

6.1 Struttura del progetto

L'obiettivo principale del lavoro di tesi consiste nella realizzazione di un convertitore di potenza per applicazione fotovoltaica. Lo schema circuitale di partenza è quello rappresentato in Fig. 6.1:




Figura 6.1 Schema circuitale del convertitore

La struttura sopra rappresentata è costituita da tre parti fondamentali quali:

- convertitore DC/DC (di tipo Boost da pannello verso la rete o di tipo Buck nel verso opposto);
- bus DC in modo tale da avere una tensione stabile da cui assorbire la potenza da trasferire alla rete;
- inverter a Ponte H6.

Essendo il convertitore DC/DC già disponibile presso il laboratorio LEMAD, presso cui è stata svolta l'attività di tesi, il progetto è stato focalizzato nella realizzazione dell'inverter e del bus DC. Per garantire il corretto funzionamento del sistema complessivo che prevede il collegamento del convertitore alla rete e ai moduli PV è indispensabile realizzare un sistema di pilotaggio dei dispositivi di potenza. Il progetto finale prevede quindi la realizzazione di due schede differenti quali:

- **scheda di Potenza:** scheda sulla quale sono disposti tutti i dispositivi di potenza per la realizzazione del Bus DC e dell'Inverter. Sarà inoltre presente una parte di segnale contenente sensori per la misura di opportune correnti e tensioni, dispositivi di alimentazione e i circuiti necessari per la comunicazione tra il DSP e le schede di driver ;
- **scheda di Driver:** schede adibite al pilotaggio dei MOSFET costituenti la struttura dell'inverter. Tali dispositivi adattano il segnale proveniente dal DSP al livello di tensione voluto dai dispositivi da pilotare e garantiscono l'isolamento galvanico tra la parte di segnale e la parte di potenza della scheda di potenza.

Lo schema generale di funzionamento è il seguente:




Figura 6.2 Schema definitivo del convertitore

Come anticipato precedentemente la scheda di controllo sarà costituita da un Digital Signal Processor (DSP) già disponibile presso il laboratorio. Tale scheda viene opportunamente programmata in modo tale da applicare la tecnica di modulazione desiderata per l'inverter.

6.2 Scheda Driver

Come affermato in precedenza la scheda driver ha il compito di pilotare i dispositivi di potenza adattando il livello di segnale proveniente dal DSP a quello desiderato dai dispositivi pilotati. Tale scheda garantisce anche l'isolamento elettrico tra la parte di potenza e la parte di segnale ed è dotata di una serie di sistemi di protezione contro le sovracorrenti e i cortocircuiti.

6.2.1 Driver

Per la realizzazione della scheda di driver è stato scelto il dispositivo EiceDRIVER 1ED020I12-B2 della Infineon. Tale dispositivo è costituito da 16 pin assegnati nel seguente modo:




Figura 6.3 Pin di EiceDRIVER 1ED020I12-B2

Attraverso lo studio del datasheet e degli application note è stato possibile definire i circuiti necessari al corretto pilotaggio del MOSFET. Lo schema circuitale realizzato con Altium Designer si presenta nel seguente modo:




Figura 6.4 Schema tipico per EiceDRIVER 1ED020I12-B2

Prima di descrivere il compito dei diversi dispositivi esterni al driver è necessario comprendere il significato dei differenti segnali trasportati dai pin. Essi sono descritti opportunamente nella seguenti tabelle:

ALIMENTAZIONI	
VCC1,2	Alimentazioni del driver lato segnale e lato potenza
GND1,2	Massa del driver lato segnale e lato potenza
VEE2	Massa del driver lato potenza
SEGNALI DA E VERSO DSP	
IN+	Ingresso non invertente ricevente il

	segnale PWM
IN-	Ingresso invertente collegato a massa
RDY	Segnale di Ready di output verso il DSP
/FLT	Segnale attivo basso di Fault di output verso il DSP
/RST	Segnale attivo basso di Reset di input verso driver
SEGNALI DA E VERSO L'INVERTER	
DESAT	Pin di input adibito alla protezione da desaturazione
CLAMP	Pin di Miller clamping
OUT	Pin di output per il pilotaggio del gate del MOSFET
NC	Non connesso

Tabella 6.1 Descrizione dei Pin di EiceDRIVER 1ED020I12-B2

6.2.2 Optoisolatore

Nella realizzazione del componente driver viene spesso utilizzato l'optoisolatore. Tale sistema, presente nella struttura interna del driver 1ED020I12-B2, permette di trasmettere un segnale fra due circuiti garantendo l'isolamento galvanico. Infatti esso è costituito da un Led ed un elemento fotosensibile fra loro otticamente accoppiati. In questo modo le variazioni di luminosità generate dal segnale di ingresso vengono trasmesse al circuito a valle attraverso l'elemento fotosensibile senza il bisogno di un collegamento elettrico vero e proprio.




Figura 6.5 Schema tipico di un optoisolatore

Tale sistema viene implementato al fine di conseguire i seguenti vantaggi:

- grande isolamento: 2500-5000 Volt di isolamento;
- segnali di diversi MHz possono essere trasportati dall'optoisolatore;
- si interfacciano facilmente ai microcontrollori.

In questo modo è quindi possibile garantire l'isolamento galvanico tra la parte di segnale e la parte di potenza all'interno della scheda di potenza e al contempo trasferire dal DSP ai gate dei MOSFET segnali ad elevatissima frequenza. Tuttavia l'optoisolatore porta un ritardo di propagazione e necessita di un'alimentazione separata per alimentare il lato di uscita e quello di ingresso. L'optoisolatore infatti separa fisicamente il driver in due parti che devono essere ugualmente alimentate coi giusti livelli di tensione. Fortunatamente convertitori DC/DC con poche centinaia di Volt di isolamento sono facilmente reperibili e si utilizzano per ottenere 5V all'ingresso e 15V all'uscita. Sulla scheda driver è stato quindi posto un alimentatore avente la seguente struttura circuitale:




Figura 6.6 Alimentatore scheda Driver

Per il convertitore DC/DC si è scelto di utilizzare il MEV1D0515 della Murata:



Figura 6.7 Convertitore DC/DC Murata

Nel seguito viene descritta la circuiteria esterna al dispositivo driver.

6.2.3 Resistenza di Gate

La velocità di switching del dispositivo di potenza pilotato dal driver può essere controllata attraverso l'opportuno dimensionamento della resistenza di gate che controlla l'accensione e lo spegnimento delle correnti di gate. Un basso valore di resistenza determina uno switching veloce che corrisponde a basse perdite di switching. Tuttavia tale valore è limitato inferiormente dalla massima corrente di uscita del driver che in accordo con il datasheet dell' EiceDRIVER 1ED020I12-B2 corrisponde a 2.4 A. Il dimensionamento della resistenza di gate viene fatto quindi sulla base del seguente calcolo:

$$R_{Gate_min} = \frac{V_{CC2} - V_{EE2}}{I_{Out_Max}} \quad (6.1)$$

dove R_{Gate_min} è data dalla seguente equazione:

$$R_{Gate_min} = R_{Gon} + R_{Drive} + R_{Gint} \quad (6.2)$$

essendo R_{Drive} la resistenza di uscita del driver, R_{Gint} è la resistenza interna di gate del MOSFET pilotato mentre R_{Gon} è la resistenza di gate da dimensionare durante la fase di accensione. Infatti la variazione temporale della tensione V_{DS} di drain-source e della corrente I_D del MOSFET può essere controllata durante la fase di turn-on attraverso la resistenza R_{Gon} . Aumentando R_{Gon} si riduce la variazione della tensione e della corrente portando a dei benefici per quanto riguarda le emissioni EMI. Come affermato in precedenza però l'aumento di R_{Gon} porta a maggiori perdite di switching. In molte applicazioni si preferisce utilizzare diverse resistenze di gate durante le fasi di turn-on e turn-off dal momento che la fase di spegnimento del MOSFET richiede un tempo maggiore rispetto quella di turn-on. Tale resistenza permette di prevenire un' indesiderata accensione del dispositivo di potenza dovuto alla capacità di Miller. Solitamente R_{Goff} viene scelta in modo tale da essere la metà di R_{Gon} . Le due resistenze vengono alternativamente selezionate durante le fasi di accensione e spegnimento attraverso l'utilizzo di un diodo che risulta interdetto durante il turn-on e in conduzione durante il turn-off come è possibile osservare in Fig 6.8:




Figura 6.8 Resistenza di Gate

Per quanto riguarda invece la resistenza R5 di Fig. 6.8 essa funziona da resistore di pull-down il cui compito è quello di fissare il potenziale V_{GS} del MOSFET nel caso in cui il driver non sia funzionante.

6.2.4 Circuito di Desat

La circuiteria di Desat collegata all'omonimo Pin di Fig. 6.4 garantisce la protezione del MOSFET dalle sovracorrenti di cortocircuito che possono portare alla distruzione del dispositivo di potenza. Come funziona tale sistema di protezione? Attraverso il Pin di DESAT è possibile monitorare la tensione V_{DS} la quale in caso di cortocircuito e quindi di sovracorrente sale verso valori pericolosi. Il FAULT viene rilevato dal driver nel momento in cui la tensione V_{DS} supera una soglia tipicamente del valore di 7 Volt. Una volta rilevato il FAULT si innescano due eventi:

- V_{OUT} viene abbassata lentamente in modo da spegnere delicatamente il MOSFET prevenendo così spike di tensione dovuti ad eventuali di/dt ;
- si attiva un meccanismo di FeedBack che abbassa il segnale di FLT (che si ricorda essere attivo basso) in modo da notificare al DSP la situazione.

Lo spegnimento “dolce” del MOSFET definito anche soft turn-off è ottenuto attraverso l'intervento del Pin 7 di CLAMP. Quando infatti viene rilevata la condizione di DESAT attraverso il Pin 7 viene attivato un dispositivo di pull-down che ha come compito quello di scaricare il MOSFET in modo tale da prevenire cambiamenti repentini della corrente di drain che possono causare spike di tensione a causa delle capacità parassite del MOSFET stesso ($V=C*di/dt$). La scarica viene attuata attraverso il “clamping” del gate con VEE2. Il Pin di CLAMP è quindi collegato all'uscita del driver nel seguente modo:




Figura 6.9 Rappresentazione simbolica del driver

I componenti fondamentali esterni al driver per il circuito di DESAT sono un diodo D_{DESAT} , un resistore R_{DESAT} , e una capacità C_{BLANK} . Il circuito di protezione deve rimanere spento per un certo tempo durante l'accensione del MOSFET in modo tale da permettere alla tensione di drain di scendere al di sotto della tensione di soglia di DESAT. Tale periodo di tempo detto "Blanking Time" garantisce che non vi siano interferenze durante la fase di accensione. Tale periodo di tempo dipende dalla corrente di DESAT I_{DESAT} , dalla tensione di soglia di DESAT V_{DESAT} e dalla capacità C_{BLANK} . Inizialmente C_{BLANK} è scarica e l'uscita del driver è bassa (MOSFET spento). Il dispositivo di protezione quindi diventa attivo solamente quando l'uscita è alta e il MOSFET in saturazione. Durante l'accensione quindi la C_{BLANK} si carica e il sistema di protezione diventa attivo solamente raggiunta una certa soglia dopo un tempo di blanking dato dalla seguente espressione:

$$T_{BLANK} = \frac{C_{BLANK} * V_{DESAT}}{I_{DESAT}} \quad (6.3)$$

Il D_{DESAT} ha come compito quello di condurre una corrente diretta permettendo il "sensing" della V_{DS} . Nelle applicazioni ad elevata potenza il Pin di DESAT può essere erroneamente attivato dal fenomeno di reverse recovery dei diodi di freewheeling. A causa del reverse recovery infatti il diodo D_{DESAT} può essere polarizzato direttamente generando falsi segnali di DESAT detection. Per minimizzare tale corrente ed evitare falsi DESAT detection è opportuno utilizzare diodi caratterizzati da un veloce reverse recovery e piccole capacità parassite. La tensione di soglia di DESAT caratteristica del driver può essere ridotta a piacimento ponendo una stringa di diodi in serie o ponendo un singolo diodo zener in serie al diodo D_{DESAT} :

$$1) V_{DESAT_2} = V_{DESAT} - n * V_F; \quad (6.4)$$

$$2) V_{DESAT_2} = V_{DESAT} - V_F - V_Z; \quad (6.5)$$

dove V_{DESAT_2} è la tensione di DESAT desiderata, V_{DESAT} quella caratteristica del driver, V_F è la tensione diretta del diodo di DESAT ed eventuali aggiunti (n) mentre V_Z è la tensione del diodo zener.




Figura 6.10 Circuito di DESAT

Come è possibile osservare dalla Fig. 6.10 si è preferito utilizzare la soluzione basata sull'aggiunta del diodo zener. La R_{DESAT} infine ha il compito di limitare eventuali correnti in uscita dal pin di DESAT.

È riportato nel seguito l'andamento caratteristico delle forme d'onda durante una situazione di DESAT:




Figura 6.11 Diagramma temporale di DESAT

Si nota subito dalla Fig. 6.11 il ritardo di propagazione T_{PDON} , caratteristico del driver in uso, tra ingresso e uscita. Allo stesso modo sarà presente un ritardo di propagazione T_{PDOFF} durante la fase di spegnimento. Il Pin di FAULT, una volta rilevata la condizione di DESAT, si attiva dopo un periodo $T_{DESATFLT}$ e viene in seguito ripristinato dal Pin /RST anch'esso attivo basso. Il reset del pin di FLT si verifica solamente se RST rimane nello stato logico basso per un tempo pari ad almeno 800ns in modo da evitare falsi reset.

6.2.5 Reset

Il driver 1ED020I12-B2 è dotato di un pin di input di reset il quale è dotato di due funzioni principali:

- Enable o Shutdown degli ingressi IN+/IN-. Quindi il MOSFET è spento quando /RST è nello stato logico basso. Affinché l'impulso di reset sia valido deve avere una durata di almeno 30ns in modo da rendere il sistema immune ad eventuali glitch;
- Reset della condizione di FAULT in seguito a desaturazione.




Figura 6.12 Diagramma temporale di /RST

6.2.6 Protezione dagli abbassamenti di tensione (Under Voltage Lockout)

Per valori di V_{GS} inferiori al valore di soglia la corrente di drain I_D è trascurabile. Vicino alla soglia invece il dispositivo è in zona lineare e l'applicazione di una

grande tensione di drain-source V_{DS} potrebbe causare un considerevole aumento di riscaldamento localizzato nella giunzione. Quando il MOSFET è in regione lineare qualsiasi operazione potrebbe causare sovrariscaldamento. Portare il MOSFET dalla saturazione allo stato di off velocemente è il compito principale del driver e se il valore di V_{CC} è al di sotto del valore minimo richiesto eventuali operazioni in lineare possono portare alla rottura del dispositivo di potenza. Il driver 1ED020I12-B2 è quindi dotato di un sistema di protezione contro i cali di tensione definito Undervoltage Lockout Protection. Se il valore di V_{CC} risulta inferiore al valore di soglia V_{UVLOL} il MOSFET viene spento prima che si verifichi un calo di tensione pericoloso. Per cui IN+ e IN- vengono ignorati finchè V_{CC} non raggiunge un valore di tensione pari ad almeno V_{UVLOH} .




Figura 6.13 Diagramma temporale durante un UVLO

6.2.7 Ready

Il driver 1ED020I12-B2 è dotato di un pin di output di ready che permette di comunicare al microcontrollore che comanda il driver eventuali situazioni di under voltage sia nel lato di ingresso che di uscita del driver. Essendo attivo basso il Pin di /RDY è nello stato logico nullo solamente quando non si verificano situazioni di

calo di tensione né all'ingresso né all'uscita. Lo stato di READY non necessita di un reset in quanto il suo stato dipende direttamente dai segnali di UVLO come rappresentato nei diagrammi temporali di Fig. 6.14.




Figura 6.14 Diagramma temporale di READY

6.2.8 Resistenze di pull-up

Per fissare lo stato logico dei Pin di /RDY e /FLT sono state utilizzate due resistenze di pull-up. In questo modo durante il normale funzionamento i Pin si troveranno nello stato logico alto essendo i due segnali attivi bassi:




Figura 6.15 Resistenze di pull-up

6.2.9 Connettori

Per collegare le schede driver alla scheda di potenza sono stati utilizzati due connettori header. Il primo trasporta tutti i segnali necessari per mettere in comunicazione i driver col DSP e sarà quindi posizionato nel lato segnale della scheda di potenza. Il secondo invece trasporta il segnale di gate, di drain e di clamp e comunica quindi direttamente con i dispositivi di potenza. Quest'ultimo è perciò disposto nel lato di potenza della scheda di potenza. I driver sono stati montati verticalmente sulla scheda come è possibile osservare in Fig. 6.52.




Figura 6.16 Connettori scheda Driver

6.2.10 HCPL-3120

Per aumentare l'affidabilità complessiva del sistema la scheda driver è stata equipaggiata con un ulteriore dispositivo di driver già testato presso il laboratorio LEMAD nel corso di altri progetti. In questo modo in caso di eventuali problemi nel pilotare i MOSFET con il driver della Infineon è possibile sfruttare questa seconda possibilità offerta dal dispositivo HCPL-3120 della Avago:




Figura 6.17 Connettori scheda Driver

Come il driver discusso in precedenza anche quest'ultimo garantisce isolamento elettrico tramite l'utilizzo di un sistema ottico per la trasmissione del segnale.

6.2.11 Scheda driver-layout




Figura 6.18 Altium-scheda driver




Figura 6.19 Altium-scheda driver 3D

6.3 Scheda di potenza

6.3.1 Dispositivi di potenza

Nella realizzazione dell'inverter è stato scelto il MOSFET C2M0080120D in SiC della CREE:




Figura 6.20 MOSFET C2M0080120D - CREE

Le caratteristiche principali del dispositivo sono riportate nella tabella seguente:

Parametro	Simbolo	Valori			Condizioni di Misura	Unità di Misura
		Min.	Typ.	Max.		
MOSFET						
Corrente continua di drain	$I_{DS(DC)}$	31.6			$V_{GS} = 20V$ $T_C = 25^\circ C$	A
		20			$V_{GS} = 20V$ $T_C = 100^\circ C$	
Corrente di impulso di drain	$I_{DS(pulse)}$	80			$T_C = 25^\circ C$ Pulse width $t_p = 50\mu s$	A
Tensione di gate-source	V_{GS}	-10/+25				V
Tensione di Breakdown	V_{BR}	1200			$V_{GS} = 0V, I_D = 100\mu A$	V
Tensione di soglia	$V_{GS(TH)}$	1.7	2.2		$V_{DS} = 10V, I_D = 1mA$	V
			3.2		$V_{DS} = 10V, I_D = 10mA$	
		1.2	1.7		$V_{DS} = 10V, I_D = 1mA,$ $T_j = 150^\circ C$	
Corrente di drain a tensione di gate nulla	I_{DSS}		1	100	$V_{DS} = 1200V,$ $V_{GS} = 0V$	μA
			10	250	$V_{DS} = 1200V,$ $V_{GS} = 0V, T_j = 150^\circ C$	
Corrente di leakage di gate	I_{GSS}			0.25	$V_{GS} = 20V, V_{DS} = 0V$	μA
Capacità di ingresso	C_{ISS}		950		$V_{GS} = 0V,$ $V_{DS} = 1000V$ $f = 1MHz,$ $V_{AC} = 25mV$	pF
Capacità di uscita	C_{OSS}		80			
Capacità inversa	C_{RSS}		6.5			
Ritardo di accensione	$t_{d(ON)}$		12.0		$V_{DD} = 800V,$ $V_{GS} = 0/20V$ $I_D = 20A,$ $R_{G(ext)} = 0\Omega$ $R_L = 40\Omega$	ns
Tempo di caduta	t_f		18.4			
Ritardo di spegnimento	$t_{d(OFF)}$		23.2			
Tempo di salita	t_r		13.6			

Resistenza di gate interna	R_G		4.6		$f = 1MHz, V_{AC} = 25mV$	Ω
Resistenza di ON di drain-source	$R_{DS(ON)}$		80	98	$V_{GS} = 20V, I_D = 20A$	$m\Omega$
			150	208	$V_{GS} = 20V, I_D = 20A, T_j = 150^\circ C$	
Diodo di Body						
Tensione diretta	V_F	3.3			$V_{GS} = -5V, I_F = 10A, T_j = 25^\circ C$	V
		3.1			$V_{GS} = -2V, I_F = 10A, T_j = 25^\circ C$	
Tempo di RR	t_{rr}	40			$V_{GS} = -5V, I_F = 20A, T_j = 25^\circ C, V_R = 800V$	ns
Carica di RR	Q_{rr}					nC
Picco di Corrente RR	I_{rr}	6.4			$(di_F)/dt = 350 A/\mu s$	A

Tabella 6.2 Specifiche MOSFET C2M0080120D – CREE

Avendo scelto di utilizzare componenti in SiC non è stato possibile acquistare un modulo di potenza Full-Bridge già assemblato. L'utilizzo di componenti discreti rende quindi necessaria una calcolata disposizione dei MOSFET sulla scheda di potenza in modo tale da minimizzare la lunghezza delle piste di collegamento al fine di limitare la formazione di induttanze parassite. A causa di tali induttanze ed in seguito alla continua accensione e spegnimento degli switch si possono formare sovratensioni che possono danneggiare la scheda. La disposizione di tutti gli elementi sulla scheda di potenza verrà discussa nel dettaglio in seguito.

Per quanto riguarda invece i diodi si è scelto il modello CVFD20065A in SiC della CREE:




Figura 6.21 Diodo CVFD20065A - CREE

Di seguito sono riportate in tabella le principali caratteristiche del diodo scelto:

Parametro	Simbolo	Valori			Condizioni di misura	Unità di misura
		Min.	Typ.	Max.		
Tensione diretta	V_F	1.35	1.45		$I_F = 20A, T_j = 25^\circ C$	V
		1.65	1.80		$I_F = 20A, T_j = 175^\circ C$	
Corrente diretta	I_F	57/26/20			$T_j = 25/135/149^\circ C$	A
Tensione di bloccaggio	V_{DC}	650				V
Corrente inversa	I_R	8	80		$V_R = 650V, T_j = 25^\circ C$	μA
		2			$V_R = 400V, T_j = 25^\circ C$	
		30	300		$V_R = 650V, T_j = 175^\circ C$	
		5			$V_R = 400V, T_j = 175^\circ C$	

Tabella 6.3 Specifiche MOSFET C2M0080120D - CREE

6.3.2 Power MOSFET

Il MOSFET è un tripolo che presenta la seguente struttura interna:




Figura 6.22 Struttura interna dell’N-MOSFET

È possibile osservare dalla Fig. 6.22 tutte le capacità parassite che caratterizzano questo dispositivo. Conoscerle è fondamentale per comprendere il funzionamento del MOSFET, studiarne la fase di accensione e spegnimento e quantificarne le perdite.

La capacità parassita C_{GS} consiste di tre parti dette C_P (capacità tra gate e regione P-base), C_{N+} (capacità tra gate e lo strato N_+ del source) e C_O (capacità tra gate e metalizzazione). Tale capacità C_{GS} è la prima che deve essere caricata al valore di soglia $V_{GS(TH)}$ prima che la corrente di drain possa scorrere. La capacità C_{GD} è data dalla capacità tra gate e la regione N-drift del drain. C_{GD} è normalmente nota come capacità di Miller e limita la velocità di switching del MOSFET. La capacità di giunzione tra drain e regione P-base è detta C_{DS} . Nella figura seguente è rappresentato l'andamento della corrente di drain I_D in funzione della V_{GS} :




Figura 6.23 Caratteristica di trasferimento del MOSFET

Il rapporto $\Delta I_D / \Delta V_{GS}$ è detto transconduttanza g_m . Si può notare dalla caratteristica che in prossimità della tensione di soglia la relazione tra I_D e V_{GS} non è lineare ma parabolica e vale:

$$I_D = k[V_{GS} - V_{GS(TH)}]^2 \tag{6.6}$$

Oltre la tensione di soglia per i power MOSFET la relazione può essere considerata lineare. Sulla base di quanto affermato precedentemente il modello circuitale del MOSFET è il seguente:




Figura 6.24 Simbolo e circuito equivalente del MOSFET

Le frecce sulle tre capacità parassite indicano che il valore delle stesse non è fisso ma variabile in funzione di determinati parametri. In particolar modo la capacità C_{GD} cala rapidamente al crescere di V_{DS} :




Figura 6.25 Andamento di C_{GD} in funzione di V_{DS}

C_{GD} presenta due valori caratteristici che sono quello massimo C_{GDh} , per valori di V_{DS} prossimi allo zero, ed un minimo C_{GDl} per elevati valori di V_{DS} . Caratteristiche del MOSFET sono infine il BJT parassita e il diodo di Body osservabili in figura 6.22. Sono noti a questo punto tutti gli elementi fondamentali per lo studio del turn-on e del turn-off.

Turn On:

Si consideri un carico induttivo come rappresentato nella seguente immagine:




Figura 6.26 Schema di accensione del MOSFET

Si utilizza un modello di MOSFET con tutti gli elementi più importanti. Come affermato in precedenza per poter condurre è necessario caricare la capacità C_{GS} fino a un certo valore di tensione. Il carico induttivo è rappresentato attraverso un generatore di corrente con un diodo in antiparallelo. Il MOSFET è caratterizzato da una sua resistenza interna detta R_{Gint} . Vi sono inoltre le capacità parassite discusse in precedenza. V_{DD} rappresenta il bus DC. Il driver è alimentato da V_{CC} di

valore V_p e la massa è la stessa del MOSFET. L'uscita del driver è chiaramente collegata al gate del MOSFET.

Quando un impulso positivo raggiunge la porta di ingresso del driver un impulso amplificato esce dallo stesso con ampiezza V_p . Esso alimenta il gate del MOSFET attraverso R_{Gext} . La salita di V_{GS} è regolata dalla resistenza totale $R_{dr} + R_{Gext} + R_{Gint}$ e da $C_{GS} + C_{GD}$ dove R_{dr} è l'impedenza del driver mentre R_{Gext} è la resistenza posta normalmente in serie al gate del MOSFET per controllare la velocità di turn-on e di turn-off. Nella figura seguente sono rappresentati gli andamenti temporali dei parametri più importanti durante il turn-on:




Figura 6.27 Fase di turn-on – D ideale

Si assume che il diodo D sia ideale con corrente di reverse recovery nulla. Nell'intervallo $[0, t_1]$ la capacità $C_{GS} + C_{GDI}$ viene caricata esponenzialmente per un tempo:

$$t_1 = (R_{dr} + R_{Gext} + R_{Gint}) * (C_{GS} + C_{GDI}) \quad (6.7)$$

fino a che V_{GS} non raggiunge il valore di soglia $V_{GS(TH)}$. Durante tale periodo di tempo né V_D né I_D cambiano il loro stato. V_D rimane a V_{DD} mentre I_D nulla. Tale tempo è definito “turn-on delay”. Durante $[0, t_1]$ mentre V_{GS} sale la I_{GS} cala esponenzialmente essendo come un circuito RC. Dopo l'istante temporale t_1 dal momento che V_{GS} supera il valore di soglia il MOSFET entra in regione lineare. A partire da t_1 quindi la corrente di drain inizia a salire rapidamente ma V_{DS} rimane stabile a V_{DD} . Nell'intervallo $[t_1, t_2]$ la capacità C_{GD} va dal suo valore minimo C_{GDI} a quello massimo C_{GDh} e la corrente disponibile dal driver è usata per caricare tale capacità. Compito fondamentale del driver è infatti caricare tale capacità il più velocemente possibile per garantire una veloce fase di accensione. A partire dall'istante t_2 la V_{GS} entra nella regione di “Miller Plateau”. La tensione di drain-source inizia a calare rapidamente mentre il MOSFET trasporta la massima corrente di carico. Tra t_2 e t_4 la V_{GS} rimane fissa allo stesso valore e così anche I_{GS} . Ciò è caratteristico del funzionamento del MOSFET in regione di Miller Plateau. Durante tale intervallo la maggior parte della corrente di driver è usata per scaricare la C_{GD} in modo da permettere alla V_{DS} di scendere velocemente. Solamente l'impedenza esterna in serie con V_{DD} limita la corrente di drain. Oltre t_4 la V_{GS} inizia a salire esponenzialmente con una costante di tempo:

$$T_2 = (R_{dr} + R_{Gext} + R_{Gint}) * (C_{GS} + C_{GDh}) \quad (6.8)$$

Il valore finale di V_{GS} determina quello di $R_{DS(ON)}$. Quando V_{GS} raggiunge tale valore la tensione di drain-source ha il suo valore più basso dato da:

$$V_{DS} = I_{DS} * R_{DS(ON)} \tag{6.9}$$

L'area A_1 di Fig. 6.27 rappresenta la carica sulla capacità ($C_{GS} + C_{GD}$) essendo l'integrale della corrente di gate su un tempo. A_2 è invece la carica di C_{GD} essendo l'integrale di I_G su $[t_2, t_3]$ (Miller Plateau). Se si considera il diodo D non ideale la sua corrente di Reverse Recovery influenza il turn-on e le forme d'onda che assumo il seguente andamento:




Figura 6.28 Fase di turn-on – D non ideale

Durante la fase di Reverse recovery del diodo D la V_{GS} e la I_D subiscono intorno a t_2 una piccola “gobba”.

Turn-off:

La fase di turn-off inizia dal momento in cui l'uscita del driver passa dallo stato logico 1 a 0. Le forme d'onda che caratterizzano questa fase sono rappresentate nell'immagine seguente:




Figura 6.29 Fase di turn-off

Durante la prima fase di spegnimento, tra $[0, t_1]$, la tensione V_{GS} inizialmente cala esponenzialmente con una costante di tempo:

$$T_2 = (R_{dr} + R_{Gext} + R_{Gint}) * (C_{GS} + C_{GDh}) \quad (6.10)$$

Tuttavia dopo t_3 decade esponenzialmente con rate T_1 :

$$T_1 = (R_{dr} + R_{Gext} + R_{Gint}) * (C_{GS} + C_{GDI}) \quad (6.11)$$

Si noti che all'inizio del processo di turn-off vi è un ritardo dovuto alla scarica di C_{ISS} dal valore iniziale a quello di Miller Plateau. Da $[0, t_1]$ la corrente di gate scorre attraverso la C_{GS} e la C_{GD} . La corrente di drain rimane costante ma V_{DS} inizia a salire tra t_1 e t_2 a partire dal valore $I_D * R_{DS(ON)}$ verso il suo valore finale $V_{DS(OFF)}$ caratteristico della tensione presente sul bus DC. Tale intervallo corrisponde alla regione di Miller dove V_{GS} è costante. Dopo tale intervallo la V_{GS} inizia a calare fino a sotto la $V_{GS(TH)}$. La C_{GS} si scarica attraverso ogni impedenza esterna tra gate e source. Il MOSFET è nella regione lineare e la corrente di drain va rapidamente verso lo zero. A t_4 il MOSFET è completamente spento.

Solitamente i datasheet non forniscono direttamente i valori di C_{GD} , C_{GS} , C_{DS} ma quelli di C_{ISS} , C_{RSS} e C_{OSS} a partire dai quali è possibile ricavare le prime tre capacità menzionate:

$$C_{GD} = C_{RSS} \quad (6.12)$$

$$C_{GS} = C_{ISS} - C_{RSS} \quad (6.13)$$

$$C_{DS} = C_{DSS} - C_{RSS} \quad (6.14)$$

Poiché C_{GD} e C_{DS} dipendono da V_{DS} i valori sul datasheet corrispondono alle condizioni specificate. Per avere i valori effettivi si utilizzano le seguenti relazioni:

$$C_{GD} = 2 * C_{RSS} * (V_{DS}/V_{DS(OFF)})^{1/2} \quad (6.15)$$

$$C_{DS} = 2 * C_{OSS} * (V_{DS}/V_{DS(OFF)})^{1/2} \quad (6.16)$$

6.3.3 Perdite di potenza nel MOSFET

Per il calcolo delle perdite di conduzione si fa riferimento alla seguente espressione:

$$P_{cond_loss} = R_{DS(ON)} * I_D^2 \quad (6.17)$$

È quindi necessario conoscere il valore di $R_{DS(ON)}$ in funzione della corrente che scorre attraverso il MOSFET durante il turn-on. Dal datasheet è possibile risalire alla curva $R_{DS(ON)}$ vs I_D :




Figura 6.30 $R_{DS(ON)}$ vs I_D

Le perdite di switching si verificano in quei brevi intervalli in cui coesistono V_{DS} e I_D . Tali perdite sono dovute alle capacità parassite C_{GD} , C_{GS} e C_{DS} che influenzano, come è stato spiegato in precedenza, i tempi di turn-on e turn-off. Il calcolo delle perdite in un determinato intervallo di tempo necessitano l'integrazione:

$$P_{sw_loss} = \int V_{DS}(t) * I_D(t) dt \quad (6.18)$$

Il calcolo delle perdite medie di switching durante un periodo di commutazione è dato dalla seguente espressione:

$$P_{sw_loss} = \frac{1}{2} * V_{DS} * I_D * f_{sw} * (t_{on} + t_{off}) \quad (6.19)$$

6.3.4 Bus DC

Il Bus DC è stato costruito scegliendo due tipologie di condensatori:




Figura 6.31 Bus DC

I condensatori sono stati posti in serie a coppie in modo tale da rispettare la configurazione tipica di bus DC richiesto dal ponte H6. Dal momento che l'inverter dovrà produrre una tensione sinusoidale, da inviare verso la rete, assorbirà dal bus DC una potenza non costante. Le differenti richieste di potenza da parte dell'inverter provocano oscillazioni della tensione nello stadio a monte dell'inverter stesso. Il compito del bus DC è quindi quello di fornire una tensione il più possibile costante in modo da poter soddisfare le diverse richieste di corrente

dell'inverter a valle. Ipotizzando di avere una tensione di bus DC massima intorno ai 400 Volt per le prime due coppie si è scelto di utilizzare un condensatore della EPCOS avente capacità di $470\mu\text{F}$ e tensione massima di 450V. Per le restanti tre coppie si è scelto di utilizzare condensatori della EPCOS aventi capacità 680nF e massima tensione a 450V.



Figura 6.32 Condensatori EPCOS da $470\mu\text{F}$ e 680nF

Le prime due coppie di condensatori hanno il compito principale di mantenere costante la tensione sul bus DC. I restanti sei condensatori, che hanno una risposta più veloce agli impulsi, hanno il compito di soddisfare le improvvise richieste di corrente da parte dell'inverter. In parallelo ai condensatori è stata posta una resistenza tale da permettere la scarica del bus DC in assenza di alimentazione. Per proteggere il circuito da sovracorrenti è stato posto in serie un fusibile.

6.3.5 Segnali PWM

Per quanto riguarda la ricezione dei segnali PWM da parte del DSP la scheda di potenza è stata equipaggiata in modo tale da poter ricevere sia segnali “single-ended” che differenziali. L'obiettivo è quello di implementare una scheda non soltanto funzionante ma anche versatile, il cui controllo possa essere realizzato con diverse tipologie di DSP. Sulla scheda di potenza sono stati quindi posti due diversi connettori header per la ricezione dei segnali PWM nelle due diverse modalità:




Figura 6.33 Connettori Header DSP-Scheda di potenza

È possibile scegliere la modalità di controllo desiderata tramite l'utilizzo di un "jumper" che permette di selezionare il segnale "MSEL_RS422", nel caso di trasmissione differenziale, o "MSEL_SINGLE", nel caso di trasmissione single-ended. Tali segnali fungono da "Enable" per i buffer, a monte dei connettori header, che hanno il compito di rigenerare i segnali ed adattarli al livello di tensione richiesto dai driver.




Figura 6.34 Jumper per i segnali MSEL_RS422 e MSEL_SINGLE

Trasmissione single-ended:

La modalità più semplice e comunemente usata per il trasporto di segnali è quella single-ended. Questo tipo di trasmissione necessita di un solo collegamento, su cui viaggia il segnale di interesse, e un potenziale fisso che funge da riferimento per il segnale trasmesso determinandone lo stato logico. Tale potenziale è solitamente ottenuto tramite una massa.




Figura 6.35 Trasmissione single-ended

Tale tipo di trasmissione presenta delle limitazioni che rendono a volte preferibile l'utilizzo della trasmissione differenziale. L'utilizzo di un riferimento comune per i segnali single-ended risulta poco preciso nei circuiti di grandi dimensioni e ad elevata densità di componenti. Le maggiori distanze infatti determinano la formazione di un'impedenza tra il segnale e la massa. Tale impedenza provoca un'attenuazione del segnale trasmesso. Inoltre più lunghi sono i collegamenti maggiore è la formazione di induttanze parassite che influenzano negativamente la trasmissione single-ended all'aumentare della frequenza di funzionamento. Tutti questi elementi determinano infatti rumore sovrapposto al segnale trasmesso determinando un'interpretazione errata del segnale al ricevitore.

Trasmissione differenziale:

Rispetto al caso single-ended sono necessari in questo caso due collegamenti dal momento che lo stato logico del segnale trasmesso è definito attraverso la differenza di potenziale tra i due livelli di tensione che viaggiano sui due fili.




Figura 6.36 Esempi di trasmissione differenziale

Questo tipo di trasmissione risulta molto più conveniente nel caso di circuiti a grandi dimensioni con tutti i problemi definiti precedentemente. La trasmissione differenziale infatti rende il segnale “differenziato” immune da eventuali disturbi dal momento che il rumore che affligge i segnali sui due collegamenti viene compensato una volta fatta la differenza di potenziale al ricevitore.




Figura 6.37 Trasmissione differenziale – segnali

Il segnale differenziale assume due valori, uno positivo e uno negativo, identificativi dello stato logico che si vuole trasmettere.

Per quanto riguarda i segnali single-ended si è scelto come ricevitore il buffer a quattro ingressi e quattro uscite SN74LV125ADR della Texas Instrument. Le uscite sono disabilitate quando il pin /OE è nello stato logico alto. Avendo a che fare con sei segnali PWM sono stati utilizzati due buffer:




Figura 6.38 Buffer per i segnali single-ended

Per i segnali differenziali si è scelto come ricevitore il buffer MAX3095 della MAXIM. Esso è in grado di ricevere fino a quattro coppie di segnali differenziali. Presenta quindi quattro uscite per i segnali differenziati. Il pin /EN attivo basso inibisce le uscite quando è nello stato logico alto.




Figura 6.39 Buffer per i segnali differenziali

I segnali PWM uscenti dai ricevitori differenziali o single-ended (a seconda della modalità scelta), dopo essere passati per un altro stadio di buffer, attraversano una linea di ritardo del seguente tipo:




Figura 6.40 Linea di ritardo

L'obiettivo è quello di gestire i tempi morti dell'inverter ritardando il fronte di salita e quindi l'accensione dei MOSFET di un tempo $\tau = R * C$ in modo tale da evitare la contemporanea accensione di interruttori facenti parte di due configurazioni differenti caratteristiche della modulazione PWM scelta. I segnali

così ritardati attraversano un ulteriore stadio di buffer alla cui uscita vi saranno i segnali PWM definitivi e quindi inviati alle schede di driver:




Figura 6.41 Gestione dei segnali PWM

6.3.6 Gestione del segnale di RESET

Per gestire tutte le possibili configurazioni indesiderate di accensione dei MOSFET ed il FAULT dovuto ad un'eventuale situazione di desaturazione è stata creata una rete logica la cui uscita fornisce il segnale di /RST in ingresso ai driver. Come è stato spiegato in precedenza quando il segnale di reset è nel suo stato logico basso l'uscita del driver è disabilitata. È quindi necessario abbassare il segnale di reset in presenza di situazioni pericolose per i MOSFET impedendo in tali casi ai driver di pilotarli. Sono state quindi definite tutte le possibili configurazioni che cortocircuitano il bus DC:

Mosfet/Configurazioni	1	2	3	4	5	6
Q1						
Q2						
Q3						
Q4						
Q5						
Q6						

Tabella 6.4 Cortocircuiti

Sono state identificate sei possibili configurazioni di cortocircuito segnalando con delle caselle rosse nella tabella 6.4 i MOSFET che le causano. Per identificare tali configurazioni è sufficiente porre all'ingresso di una porta logica AND i segnali PWM dei MOSFET in questione. Nel caso in cui ad esempio per la configurazione 1 i segnali PWM di Q1,Q2,Q5 e Q6 siano contemporaneamente nel loro stato logico alto in uscita alla porta AND si avrà lo stato logico alto identificativo della configurazione pericolosa. Essendo il segnale di reset attivo basso sarà necessario invertire tale segnale di uscita con una porta logica NOT. È immediato notare che alcune configurazioni della tabella si sovrappongono e la rete logica può essere semplificata come rappresentata in figura:




Figura 6.42 Rete di FAULT per segnali PWM

Il segnale di FAULT dovuto ai segnali PWM sarà posto all'ingresso di un'ulteriore porta logica AND insieme al segnale /FLT indicativo di una situazione di desaturazione rilevata dal driver. Essendo anche questo segnale attivo basso all'uscita di quest'ultima porta AND si avrà il livello logico nullo nel caso in cui vi sia un fault provocato da un'errata configurazione dei MOSFET, da una situazione di DESAT o da entrambe le cose. Tale segnale di uscita è stato quindi posto all'ingresso di una porta logica OR a cui è collegato un segnale proveniente da un pulsante (BOTTONE).




Figura 6.43 Rete di FAULT per segnali PWM

Il segnale BOTTONE è generato dal seguente circuito:




Figura 6.44 Segnale BOTTONE


Il segnale BOTTONE è di default posto al valore logico basso. In questo modo il segnale di FAULT proveniente dalla porta AND di Fig.6.43 verrà propagato attraverso la porta OR attivando la funzione di RESET. Una volta resettato il sistema è possibile riportare il sistema al normale funzionamento premendo il bottone indicato come SW1 in figura 6.44 . In questo modo il segnale BOTTONE verrà portato allo stato logico alto disattivando il reset. Di conseguenza viene ripristinato il segnale /FLT dei driver che è infatti portato al valore logico alto durante il fronte di salita del segnale di /RST. Si noti infine in fig. 6.43 la presenza dei led D19 e D20 che si accendono nel caso in cui il FAULT sia provocato rispettivamente dai segnali PWM o da una desaturazione.

6.3.7 Sensori

Sulla scheda di potenza sono stati posti tre sensori di tensione per la misura della tensione di bus DC, del potenziale mediano del bus e della tensione di rete ed un sensore di corrente per la misura della corrente di rete. Tali misure sono indispensabili per il sistema di controllo implementato sul DSP e sono quindi inviate allo stesso tramite connettori BNC:



Figura 6.45 BNC 1-1337543-0 della TE Connectivity

Sensore di Corrente di Rete :**Figura 6.46 Schematico : sense corrente di rete**

Il sensore della corrente di rete è stato realizzato attraverso il sensore di corrente ACS756 della Allegro. Tale sensore permette di misurare correnti alternate o continue per diverse tipologie di applicazioni fra cui il monitoraggio. È indispensabile conoscere la corrente immessa nella rete dal momento che essa deve rispettare per legge determinate specifiche. Tale informazione è inoltre utile al DSP nella fase di controllo. Si tratta di un sensore ad effetto Hall costituito da un percorso in rame su cui viene fatta scorrere la corrente da misurare. Tale corrente genera un campo magnetico che viene misurato dal dispositivo e convertito in maniera proporzionale in una tensione. Il percorso in rame è sufficientemente spesso da permettere il passaggio di una sovracorrente cinque volte superiore rispetto quella nominale. I pin 4 e 5 su cui scorre la corrente di misura sono elettricamente isolati da quelli 1 a 3. Ciò rende tale dispositivo utilizzabile anche in quelle applicazioni dove è richiesto isolamento elettrico senza necessità di opto-isolatori. La circuiteria attorno al dispositivo di sense è costituita da semplici filtri del primo ordine e un partitore per adattare la tensione al livello richiesto dal DSP.

Sensore di Tensione di bus DC e del punto mediano:




Figura 6.47 Schematico : sense tensione bus DC

La struttura circuitale utilizzata per la misura della tensione del bus DC e del suo punto mediano è la stessa ed è rappresentata in Fig.6.47 . Il sense della tensione è stato realizzato attraverso il dispositivo HCPL-7510 della Avago. La tensione misurata V_MES viene adattata al livello di tensione richiesto dal dispositivo attraverso un semplice partitore. L'amplificazione della tensione misurata non è fissa ma è strettamente legata al valore del pin 6 Vref. Tale livello di tensione è fissato attraverso un regolatore shunt. All'uscita del circuito ritroviamo i filtri del primo ordine visti per il sense della corrente ed il partitore necessario ad adattare il potenziale al livello richiesto dal DSP.

Sensore della Tensione di Rete:




Figura 6.48 Schematico : sense tensione di rete

Per il sense della tensione di rete si è scelto di utilizzare un dispositivo differente ovvero l'ACPL-C79A della Avago. Rispetto all'HCPL-7510 l'ACPL-C79A presenta ingresso ed uscita differenziali rendendo il sistema di misura più robusto rispetto al rumore. Si tratta quindi di un dispositivo di misura utilizzato per applicazioni di precisione e quindi necessario per implementare un'efficiente sistema di controllo. L'ACPL-C79A garantisce inoltre isolamento elettrico grazie ad un sistema di accoppiamento ottico con cui viene trasferito il segnale tra ingresso ed uscita.

6.3.8 Alimentazioni

Per alimentare i diversi elementi della scheda di potenza sono necessari 5V. Sono infatti richiesti 5V sia da parte della circuiteria responsabile del controllo e trasmissione dei segnali PWM sia da parte dei dispositivi di sense. Essendo i sensori di tensione a cavallo tra la parte di potenza e la parte di segnale e dal momento che tali dispositivi sono costituiti da due parti elettricamente isolate ciascuna delle quali richiede 5V di alimentazione è risultato necessario un convertire DC/DC addizionale. Tale convertitore, posto a cavallo tra il lato potenza e il lato segnale, ha il compito di portare i 5V (5V_ISO_DOWN) alla parte dei

sensori direttamente collegati al circuito su cui viene fatta la misura (lato potenza: tensione bus DC e rete). Lo schematico dell'alimentazione è il seguente:




Figura 6.49 Alimentazione scheda di potenza

I 5V sono attenuati a partire da una tensione di 12 V generata da un alimentatore esterno:



Figura 6.50 Alimentazione esterno da 12 Volt

È possibile notare in fig. 6.49 la presenza di un led (D4) la cui accensione è identificativo del fatto che stiamo alimentando la scheda.

6.3.9 Layout Scheda di Potenza




Figura 6.51 Altium: scheda di potenza

La linea viola che attraversa la scheda di potenza indica il limite tra la parte di segnale dove sono disposti tutti gli elementi di sensing, di gestione dei segnali PWM, l'alimentazione e la parti delle schede driver che interagiscono con il controllo, e la parte di potenza dove sono invece disposti i MOSFET dell'inverter, il bus DC e la parti di driver che pilotano i dispositivi di potenza. Nell'immagine successiva in tre dimensioni è possibile comprendere meglio come sono stati disposti i componenti sulla scheda:




Figura 6.52 Altium: scheda di potenza in 3D

Dalla fig.6.52 si può notare come le schede driver siano state montate verticalmente sulla scheda di potenza in modo tale da economizzare gli spazi. Il centro della scheda è stato lasciato libero così da poter adagiare i MOSFET e i diodi di potenza su un dissipatore che sarà collegato alla scheda tramite delle viti. In questo modo è possibile osservare facilmente tramite termocamera gli effetti della dissipazione di calore effettuata dal dissipatore.

CAPITOLO 7

COLLAUDO

7.1 Misure di collaudo

Terminata la fase di assemblaggio delle schede di driver e di potenza si è passati alla verifica del corretto funzionamento delle schede stesse. La prima misura è stata effettuata sul valore della tensione di alimentazione al fine di verificare che la parte di segnale della scheda di potenza fosse alimentata con i 5 Volt richiesti. Tale valore di tensione è stato misurato all'uscita del DC/DC U1 di Fig. 6.49. La tensione risulta quindi avere un andamento ad onda quadra poiché “chopperata” dall'induttanza L1.





Figura 7.1 5 Volt sulla parte di segnale (in giallo) in 5 V/div

La seconda verifica è stata effettuata sul valore del tempo morto. I valori di R e C di Fig. 6.40 sono stati scelti in modo tale da garantire un tempo morto di circa $2\mu\text{s}$. Sulla base di quanto disponibile in laboratorio sono stati scelti i seguenti valori:

- R: $4.22\text{ K}\Omega$;
- C: 560 pF .

Essendo 3.5 Volt il valore di soglia oltre il quale il driver pilota il MOSFET con valore logico alto i suddetti parametri sono stati scelti in modo da raggiungere i 3.5 Volt nei circa $2\mu\text{s}$ di specifica. Nel seguente grafico sono stati quindi visualizzati l'ingresso del diodo D7 e l'uscita del buffer U10 di Fig. 6.41. E' stato inoltre tracciato tramite l'oscilloscopio il transitorio RC con i parametri di R e C precedentemente definiti.



**Figura 7.2 Ingresso di D7 (in blu), uscita di U10 (in verde)
e transitorio RC (in giallo) in 2V/div**

Essendo il prodotto di $R \cdot C$ circa $2.3\mu s$ il risultato ottenuto ha soddisfatto le aspettative. Di seguito sono stati visualizzati i segnali PWM, con modulazione unipolare, all'ingresso dei MOSFET di uno stesso ramo al fine di verificarne la corretta alternanza e il rispetto dei tempi morti:




Figura 7.3 Segnali PWM dei MOSFET di uno stesso ramo in 2V/div

Successivamente è stato verificato il corretto andamento della modulante visualizzata insieme ad un segnale PWM:




Figura 7.4 Modulante (in rosso) + Segnale PWM (in giallo) in 2V/div

Nel grafico successivo è stata invece visualizzato oltre la modulante il segnale PWM in ingresso e all'uscita del driver in modo tale da verificare che tale segnale fosse portato al livello di tensione richiesto dal dispositivo di potenza pilotato:





Figura 7.5 Modulante (in rosso), Segnale PWM in ingresso (in giallo a 2V/div) e all'uscita (in verde a 4V/div) al driver

Successivamente si è passati alla verifica del corretto funzionamento dei dispositivi di sense della tensione di bus DC e del punto mediano del bus DC. Per effettuare una misura precisa è necessario innanzitutto determinare l'offset di misura del dispositivo di sense imponendo un ingresso nullo. La tensione così misurata era di circa 1.72 Volt. E' quindi possibile eliminare manualmente tramite l'oscilloscopio l'offset in modo tale da avere una misura fedele della tensione. Le misure di tensione sono state effettuate imponendo una tensione di bus DC di circa 100 Volt.



**Figura 7.6 Tensione di Bud DC (in rosso)
e del punto mediano del Bus DC (in verde)**

L'ultima verifica è stata fatta sul dispositivo di sense della corrente di rete. Come nel caso precedente è stato innanzitutto determinato l'offset di misura del dispositivo che è risultato di circa 1.47 A. Nel seguito sono stati visualizzati la tensione di uscita e la corrente di rete misurate rispettivamente attraverso una sonda e il dispositivo di sense installato sulla scheda:




Figura 7.7 Tensione di uscita (in blu), corrente di rete misurata con dispositivo di sense (in giallo) e con la sonda (in rosso)

Le due correnti risultano fra loro in fase suggerendo un corretto funzionamento del dispositivo di sense.

CAPITOLO 8

PROVE SPERIMENTALI

8.1 Banco di misura

Una volta terminata la fase di collaudo è stato testato il funzionamento delle schede in diverse condizioni in modo tale da valutare le prestazioni dell'inverter realizzato coi MOSFET in SiC rispetto a quello costituito dagli IGBT in Si. Il banco di misura si presentava nel seguente modo:




Figura 8.1 Banco di misura

Il banco di misura presentava i seguenti elementi:

- un personal computer collegato al DSP ed adibito alla programmazione del codice ad esso necessario per gestire i driver della scheda di potenza. Il codice utilizzato per compilare il DSP è stato realizzato tramite il programma Code Composer fornito dalla Texas Instrument;
- DSP della Texas Instrument;
- convertitore costituito dalla scheda di potenza e dai driver. Esso è collegato al DSP tramite un bus su cui viaggiano i segnali PWM;
- oscilloscopio DL1640 della Yokogawa per visualizzare i segnali di interesse;
- sonde di tensione e corrente della Fluke.




Figura 8.2 Bus che collega DSP e scheda di potenza




Figura 8.3 Inverter in SiC (a sinistra) e in Si (a destra)

8.2 Misure di prestazione

Le prestazioni dei convertitori sono state valutate attraverso l'analisi termica eseguita tramite termocamera. I due convertitori con inverter realizzati in SiC e in Si sono stati posti a confronto per ogni tecnica di modulazione descritta nel terzo capitolo al fine di determinare le differenze fra le due tecnologie e la modulazione più performante per il ponte H6. Tramite la termocamera è stato possibile valutare la temperatura dei MOSFET e degli IGBT dopo aver aspettato un tempo sufficiente tale da portare il dissipatore al suo valore di temperatura di regime.

Per tali prove le schede di potenza sono state alimentate attraverso l'alimentatore Lambda della TDK da 600V e 5.5A:



Figura 8.4 Alimentatore Lambda della TDK da 600V e 5.5°

Per poter fare un confronto e per rendere ripetibili le prove i parametri sono stati fissati a dei valori plausibili per il funzionamento dei convertitori a media potenza.

I parametri scelti sono i seguenti:

- $V_{DC} = 380V$;
- $f_{SW} = 20KHz$;
- $f = 50Hz$;
- $P = 1KW$.

Al fine di mantenere la potenza attiva di uscita fissa ad un valore di 1000W per tutte le prove essa è stata monitorata attraverso il wattmetro 2535 della YOKOGAWA:




Figura 8.5 Wattmetro 2535 della YOKOGAWA

Per quanto riguarda il carico si è cercato di realizzare un circuito RL tramite l'utilizzo di un motore e tre resistenze in serie:

- $R = 22.5\Omega$;
- $L = 3,34H$.




Figura 8.6 Carico RL

Sono state effettuate dieci prove corrispondenti alle cinque tecniche di modulazione testate per ognuna delle due schede di potenza. Le tecniche di modulazione valutate sono le seguenti:

- modulazione Unipolare;
- modulazione Discontinua senza nulle;
- modulazione Discontinua con nulla alta;
- modulazione discontinua con nulla alta e bassa;
- modulazione PWM H6 con cortocircuito di inverter.

La tecnica di modulazione Discontinua con nulla bassa non è stata valutata essendo identica a quella con nulla alta dal punto di visto energetico. Per ciascuna prova è stato atteso un tempo di circa un ora per permettere al dissipatore della scheda di potenza di portarsi alla temperatura di regime. Vengono analizzati nel seguito i risultati ottenuti.

8.2.1 Prova termica – Modulazione Unipolare

Le immagini rilevate con la termocamera per le schede in Si e SiC sono le seguenti:




Figura 8.7 Foto termica della scheda in Si – Mod. Unipolare




Figura 8.8 Foto termica della scheda in SiC – Mod. Unipolare

Dal momento che tale tecnica di modulazione non agisce sugli interruttori Q5 e Q6 (in basso a sinistra e a destra) essi si trovano ad una temperatura inferiore rispetto gli interruttori Q1, Q2, Q3 e Q4 (in alto). A parità di potenza di uscita l'inverter in SiC risulta avere una temperatura massima di quasi 24°C inferiore rispetto a quella in Si. Il risultato ottenuto è notevole dal momento che i dispositivi in SiC manifestano il loro reale potenziale ad elevate frequenze di switching e quindi a frequenze molto superiori ai 20KHz utilizzati per questa prova. Una tale differenza di temperatura suggerisce la possibilità di poter estrarre potenze notevolmente maggiori dalla scheda in SiC rispetto a quella in Si.

8.2.2 Prova termica – Modulazione Discontinua senza nulle

Le immagini rilevate con la termocamera per le schede in Si e SiC sono le seguenti:




Figura 8.9 Foto termica della scheda in Si – Mod. Discontinua




Figura 8.10 Foto termica della scheda in SiC – Mod. Discontinua

Le temperature rilevate con tale tecnica di modulazione risultano essere inferiori rispetto al caso della modulazione Unipolare. La modulazione Discontinua appare quindi essere superiore a quella Unipolare dal punto di vista energetico. Come per il caso precedente si rileva una temperatura massima inferiore per la scheda in SiC rispetto a quella in Si.

8.2.3 Prova termica – Modulazione Discontinua con nulla alta

Le immagini rilevate con la termocamera per le schede in Si e SiC sono le seguenti:




Figura 8.11 Foto termica della scheda in Si – Mod. Discontinua nulla alta





Figura 8.12 Foto termica della scheda in SiC – Mod. Discontinua nulla alta


Le temperature rilevate con tale tecnica di modulazione sono molto simili a quelle del caso precedente. Infatti la modulazione discontinua qui analizzata si discosta dalla sua versione più semplice solo attraverso l'apertura dell'interruttore Q5 durante le nulle alte. Tutto ciò non determina un riscaldamento maggiore della scheda.

8.2.4 Prova termica – Modulazione Discontinua con nulla alta e bassa

Le immagini rilevate con la termocamera per le schede in Si e SiC sono le seguenti:



**Figura 8.13 Foto termica della scheda in Si –
Mod. Discontinua nulla alta e bassa**



**Figura 8.14 Foto termica della scheda in SiC –
Mod. Discontinua nulla alta e bassa**

Le temperature rilevate sono molto simili a quelle misurate per le due modulazioni discontinue analizzate in precedenza. In questo caso oltre l'apertura di Q5 per la nulla alta si verifica anche l'apertura di Q6 per quella bassa. Tale processo non determina un aumento della temperatura rispetto la modulazione discontinua semplice.

8.2.5 Prova termica – Modulazione H6 con cortocircuito di inverter

Le immagini rilevate con la termocamera per le schede in Si e SiC sono le seguenti:




Figura 8.15 Foto termica della scheda in Si –
Mod. H6 con corto di inverter




Figura 8.16 Foto termica della scheda in SiC –
Mod. H6 con corto di inverter

Rispetto alle modulazioni discontinue viste in precedenza in questo caso è possibile notare una maggiore temperatura per gli interruttori ausiliari Q5 e Q6 (in basso a destra e sinistra) rispetto a quelli del ponte ad H. La modulazione agisce

infatti prevalentemente su tali interruttori che commutano molto più frequentemente rispetto a Q1, Q2, Q3 e Q4. Come per tutti i casi analizzati si rileva una notevole differenza di temperatura tra la scheda in SiC e Si. Inoltre la temperatura massima misurata per la scheda in SiC risulta essere la più piccola tra le diverse prove effettuate.

Attraverso tali prove è stato possibile confermare ciò che è presente in letteratura, ovvero le prestazioni superiori dei dispositivi in SiC rispetto a quelli in Si nelle applicazioni di media potenza. Inoltre la modulazione discontinua è risultata essere superiore dal punto di vista energetico rispetto a quella unipolare. In particolare modo la modulazione discontinua con cortocircuito di inverter ha mostrato le migliori prestazioni per la scheda in SiC.

Non bisogna dimenticare che il principale obiettivo della configurazione di inverter a ponte H6 è quella di minimizzare la corrente di modo comune agendo sulla CMV. L'analisi successiva è stata quindi focalizzata sulla misura ed elaborazione della CMV per alcune delle modulazioni viste in precedenza.

8.3 Misura ed elaborazione della CMV

Per misurare la CMV sono state utilizzate delle sonde di tensione. Tramite le sonde è stato possibile misurare le tensioni V_{AN} e V_{BN} , facendo riferimento al modello circuitale di Fig. 1.12, e calcolare in seguito la tensione di modo comune attraverso la formula 1.19. Tramite l'oscilloscopio è stato possibile salvare su chiave USB i punti delle forme d'onda delle due tensioni in file aventi estensione .CSV in modo tale da poterle elaborare tramite Matlab. Le tecniche di modulazione analizzate sono le seguenti:

- modulazione Unipolare;
- modulazione Discontinua senza nulle;
- modulazione PWM H6 con cortocircuito di inverter.

Per verificare la validità dei risultati ottenuti il circuito e le tecniche di modulazione sono state simulate tramite Plecs in modo da poter avere un riscontro

ulteriore rispetto a quanto presente in letteratura. Di seguito vengono discussi i risultati ottenuti per le diverse modulazioni

8.3.1 CMV – Modulazione Unipolare

I dati raccolti tramite le sonde sono stati elaborati su Matlab in modo da poter calcolare la CMV. Gli andamenti di V_{AN} , V_{BN} e della CMV sono riportati nel seguente grafico:




Figura 8.17 Andamento nel tempo di V_{AN} , V_{BN} e CMV misurati per modulazione Unipolare

Gli andamenti delle suddette forme d'onda simulate tramite Plecs mostrano il medesimo andamento confermando quanto ottenuto sperimentalmente:




Figura 8.18 Andamento nel tempo di V_{AN} , V_{BN} e
CMV su Plecs per modulazione Unipolare

La tensione di modo comune è stata infine analizzata nel dominio delle frequenze tramite FFT, calcolata tramite Matlab:




Figura 8.19 FFT della CMV per modulazione Unipolare

8.3.2 CMV – Modulazione Discontinua

Come per il caso precedente i dati raccolti sono stati elaborati tramite Matlab e confrontati con i risultati della simulazione. Le forme d'onda ottenute sono le seguenti:




Figura 8.20 Andamento nel tempo di V_{AN} , V_{BN} e CMV misurati per modulazione Discontinua




Figura 8.21 Andamento nel tempo di V_{AN} , V_{BN} e CMV su Plecs per modulazione Discontinua

Anche in questo caso è evidente la perfetta corrispondenza fra risultati ottenuti sperimentalmente e quelli ottenuti tramite simulazione. Facendo la FFT della CMV per tale modulazione si ottiene:




Figura 8.22 FFT della CMV per modulazione Discontinua

8.3.3 CMV – Modulazione H6 con cortocircuito di inverter

Anche per questa modulazione sono state svolte le operazioni viste in precedenza. Di seguito sono presentati i risultati ottenuti:




Figura 8.23 Andamento nel tempo di V_{AN} , V_{BN} e CMV misurati per modulazione H6 con corto di inv.





Figura 8.24 Andamento nel tempo di V_{AN} , V_{BN} e CMV su Plecs per modulazione H6 con corto di inv.

Anche in questo caso vi è perfetta corrispondenza fra i risultati sperimentali e quelli di simulazione. La FFT della CMV ha prodotto infine il seguente risultato:



**Figura 8.25 FFT della CMV per modulazione
H6 con corto di inv.**

8.3.4 Analisi dei risultati

In tutti e tre i casi di studio vi è perfetta corrispondenza fra risultati sperimentali e simulazioni Plecs. Ciò conferma il successo sia del progetto hardware che della corretta programmazione del DSP. Il primo confronto effettuato si è focalizzato sulla misura della temperatura delle schede di potenza permettendo di confermare la superiorità di prestazioni per l'architettura in SiC rispetto a quella in Si. Tali

misurazioni non hanno tuttavia permesso di definire quale fosse la miglior tecnica di modulazione dal momento che i livelli di temperatura raggiunta a regime erano fra loro molto simili. Una valutazione più interessante in questi termini è invece quella fatta sulla tensione di modo comune. Obiettivo dell'H6 è infatti quello di minimizzare le oscillazioni di tale tensione in modo tale da ridurre la corrente parassita di modo comune. Analizzando le forme d'onda della CMV per le tre modulazioni viste i risultati peggiori si ottengono per la modulazione unipolare. La CMV varia molto velocemente tra 0 e la V_{DC} determinando un'intensa corrente parassita. Altrettanto variabile è la CMV ottenuta tramite la modulazione Discontinua Semplice anche se in questo caso la variazione si verifica tra 0 e $\frac{V_{DC}}{2}$ determinando una corrente parassita inferiore rispetto al caso unipolare ma ancora consistente. Notevole è invece il risultato ottenuto tramite la modulazione H6 con cortocircuito di inverter. In questo caso le tensioni V_{AN} e V_{BN} si compensano perfettamente generando una tensione di modo comune costante pari a $\frac{V_{DC}}{2}$. In realtà un valore perfettamente costante si può ottenere solo in simulazione. Sperimentalmente si può notare in Fig. 7.39 che la CMV oscilla attorno al suo valore medio. Tali oscillazioni sono tuttavia minime rispetto a quelle rilevate per le modulazioni precedenti e la corrente di modo comune sarà quindi notevolmente inferiore. In ogni caso l'efficienza delle diverse tecniche di modulazione nel minimizzare la corrente parassita è strettamente legata alla struttura del circuito di analisi. Per quanto riguarda il percorso compiuto da tale corrente il circuito può essere visto come un RLC dove R è rappresentato dalla resistenza di terra, L è l'induttanza della maglia mentre C rappresenta le capacità parassite tra la maglia e la terra. Essendo l'RLC un filtro passa banda è necessario calcolare l'andamento della CMV nel dominio delle frequenze al fine di capire in quale entità tale tensione parassita viene filtrata dal circuito. Per questo motivo è stata calcolata la FFT della CMV per le tecniche di modulazione analizzate. La CMV nel caso di modulazione Unipolare presenta righe spettrali a frequenze multiple dispari della frequenza di switching. I picchi sono molto elevati per i motivi descritti in precedenza. La CMV della modulazione Discontinua Semplice presenta invece

delle righe spettrali per tutti i multipli della frequenza di switching. I picchi risultano essere tuttavia inferiori rispetto al caso unipolare. Si può notare infatti che il picco sulla frequenza di 20KHz presenta nel caso di modulazione Discontinua un'ampiezza quasi dimezzata rispetto al caso Unipolare. Anche per la tecnica di modulazione con cortocircuito di inverter la CMV presenta righe spettrali a tutti i multipli della frequenza di commutazione tuttavia, essendo una modulazione appositamente sviluppata per essere performante sul ponte H6, i picchi di tali righe presentano ampiezze notevolmente inferiori rispetto ai casi precedenti. Tale risultato era annunciato dal momento che la CMV nel dominio del tempo presenta un andamento quasi costante. Escludendo la modulazione H6 con cortocircuito di inverter, la cui superiorità è indiscussa, per quanto riguarda le modulazioni Unipolare e Discontinua Semplice non è possibile definire a priori quale sia la migliore in senso assoluto dal momento che sulla base dei parametri R, L e C del circuito di analisi e quindi della banda può risultare più conveniente utilizzarne una rispetto che l'altra essendo le loro tensioni di modo comune distribuite in maniera differente nel dominio delle frequenze.

Conclusioni

L'obiettivo di questa tesi consisteva nella progettazione e realizzazione di un convertitore monofase transformerless per applicazioni fotovoltaiche. Nel fare ciò si è deciso di testare le prestazioni del Silicon Carbide definito in letteratura come una tecnologia emergente nelle applicazioni a media potenza e particolarmente adatta nell'ambito dell'energia rinnovabile. Sono stati quindi realizzati due convertitori. Per il primo sono stati utilizzati classici IGBT al silicio mentre per il secondo MOSFET in SiC. In questo modo è stato possibile confrontare le prestazioni delle due tecnologie e verificare quanto presente in letteratura. Prima di tutto questo è stata svolta una lunga fase di simulazione del circuito da realizzare tramite Simulink e Plecs, Tools forniti da Matlab. È stato quindi testato il funzionamento della configurazione di inverter scelta, nella realizzazione del convertitore, definita ponte H6. Trattasi di un'evoluzione del normale ponte ad H tramite la quale è possibile eliminare l'utilizzo del trasformatore grazie all'utilizzo di switch aggiuntivi con cui si garantisce l'isolamento tra carico e alimentazione durante le fasi di nulla. Ciò determina una minimizzazione della tensione di modo comune e relativa corrente parassita. Alla fase di simulazione è seguita la fase di progetto vera e propria della scheda di potenza e delle schede di driver attraverso l'utilizzo del CAD Altium Designer. Tale fase è stata svolta seguendo regole precise di progetto in modo tale da minimizzare gli spazi e realizzare un routing il meno possibile afflitto da induttanze parassite. Sono state quindi testate tutte le schede per verificare il corretto funzionamento e il rispetto delle specifiche. Alla fase di collaudo sono seguite una serie di prove sperimentali dove è stato testato il funzionamento delle schede ad elevata potenza. Sono state svolte analisi termiche, tramite termocamera, dei due convertitori e confrontate le diverse tecniche di modulazioni presenti in letteratura. Infine sono state calcolate le tensioni di modo comune per le modulazioni più importanti e confrontate con quelle ottenute tramite simulazione. Il lavoro svolto, inevitabilmente lungo e complesso, è stato fonte di una costante soddisfazione che ha determinato il successo del progetto.

Bibliografia

- [1] M. Mengoni, *Sistemi di Conversione dell'energia elettrica*, Appunti Corso di Ingegneria Elettronica e Telecomunicazioni per lo sviluppo sostenibile, 2014.
- [2] D. G. Holmes, T. A. Lipo, *Pulse Width Modulation For Power Converters*, Wiley-Interscience, 2003.
- [3] N. Femia, G. Petrone, G. Spagnuolo, M. Vitelli, *Power Electronics and Control Techniques for Maximum Energy Harvesting in Photovoltaic Systems*, CRC Press, 2013.
- [4] R. Teodorescu, M. Liserre, P. Rodríguez, *Grid Converters for Photovoltaic and wind Power Systems*, Wiley, 2011.
- [5] T. K. S. Freddy, N. A. Rahim, W. Hew, H. S. Che, *Comparison and Analysis of Single-Phase Transformerless Grid-Connected PV Inverters*, IEEE Trans. on Power Electronics, Vol. 29, No. 10, 2014.
- [6] U. M. Choi, K. B. Lee, F. Blaabjerg, *Power Electronics for Renewable Energy Systems: Wind Turbine and Photovoltaic Systems*, in Renewable Energy Research and Applications, 2012.
- [7] L. Zhang, K. Sun, Y. Xing, M. Xing, *H6 Transformerless Full-Bridge PV Grid-Tied Inverters*, IEEE Trans. on Power Electronics, Vol. 29, No. 3, 2014.
- [8] R. Gonzalez, J. Lopez, P. Sanchis, L. Morroyo, *Transformerless Inverter for Single-Phase Photovoltaic Systems*, IEEE Trans. on Power Electronics, Vol. 22, No. 2, 2007.
- [9] D. Barater, G. Buticchi, C. Concari, G. Franceschini, E. Gurpinar, D. De, A. Castellazzi, *Performance Analysis of UniTL-H6 Inverter with SiC MOSFETs*, in International Power Electronics Conference, 2014.
- [10] P. Bogonez-Franco, J. B. Sendra, *EMI comparison between SiC technology in a boost converter*, in Proc. of International Symposium on Electromagnetic Compatibility, 2012.
- [11] A. Zapico, I. Gabiola, S. Apinaniz, F. Santiago, A. Pujana, A. Rodriguez, F. Briz, *SiC and Si transistors comparison in boost converter*, in Proc. of 15th International Power Electronics and Motion Conference, 2012.

- [12] J. Biela, M. Schweizer, S. Waffler, J. W. Kolar, *SiC versus Si – Evaluation of Potentials for Performance Improvement of Inverter and DC-DC Converter Systems by SiC Power Semiconductors*, IEEE Trans. on Industrial Electronics, Vol. 58, No. 7, 2011.
- [13] J. Hornberger, A. B. Lostetter, K. J. Olejniczak, T. McNutt, S. Magan Lal, A. Mantooh, *Silicon-Carbide (SiC) Semiconductor Power Electronics for Extreme High-Temperature Environments*, in Proc. of IEEE Aerospace Conference Proceedings, 2004.
- [14] C. Wilhelm, D. Kranzer, B. Burger, *Development of a Highly Compact and Efficient Solar Inverter with Silicon Carbide Transistors*, in Integrated Power Electronics Systems (CIPS), 2010.
- [15] L. A. G. Rodriguez, E. Williams, J. C. Balda, C. Stewart, *A Comparison of Selected Silicon and Silicon-Carbide Switching Devices for PV Microinverter Applications*, in Power Electronics for Distributed Generation Systems (PEDG), 2013.
- [16] U. Schwarzer, S. Buschhorn, K. Vogel, *System Benefits for Solar Inverters using SiC Semiconductor Modules*, in PCIM, 2014.
- [17] S. Tiwari, I. Abuishmais, T. Undeland, K. Boysen, *Silicon Carbide Power Transistors for Photovoltaic Applications*, in Proc. of IEEE Trondheim PowerTech, 2011.
- [18] T. Thacker, D. Boroyevich, R. Burgos, F. Wang, *Phase-Locked Loop Noise Reduction via Phase Detector Implementation for Single-Phase Systems*, IEEE Trans. On Industrial Electronics, Vol. 58, No. 6, 2011.