Optimization of the drain-side configuration in ESD-protection SCR-LDMOS for high holding-voltage appplications

Garantire la protezione contro le scariche elettrostatiche (ESD) è una priorità critica nel design dei circuiti integrati (IC). Gli eventi di ESD, che derivano da rilasci improvvisi di corrente, rappresentano una significativa minaccia per l'integrità degli IC, e possono potenzialmente causare danni permanenti. Questo non solo prolunga il tempo di commercializzazione ma ostacola anche il progresso dei nuovi sviluppi tecnologici. Pertanto, i progettisti di IC devono valutare e rafforzare accuratamente le misure protettive, anche se ciò richiede aumentare le dimensioni e sostenere costi aggiuntivi. In questo progetto di tesi, sono state condotte simulazioni numeriche utilizzando il TCAD Sentaurus di Synopsys su varie configurazioni di un dispositivo Silicon-Controlled Rectifier (SCR) - Lateral Double-Diffused Metal-Oxide-Semiconductor (LDMOS). Queste simulazioni si basano su un dispositivo Texas Instruments come riferimento. L'obiettivo è migliorare le prestazioni del dispositivo SCR-LDMOS modificando le caratteristiche fisiche nella regione dell'anodo. In particolare, l'obiettivo principale è aumentare la tensione di holding mantenendo nel contempo la corrente di failure entro limiti accettabili.