Progettazione di un acceleratore hardware integrato con PID e dithering per il controllo ottimizzato di convertitori di potenza

Guerra, Edoardo (2024) Progettazione di un acceleratore hardware integrato con PID e dithering per il controllo ottimizzato di convertitori di potenza. [Laurea magistrale], Università di Bologna, Corso di Studio in Ingegneria elettronica [LM-DM270], Documento full-text non disponibile
Il full-text non è disponibile per scelta dell'autore. (Contatta l'autore)

Abstract

Il controllo digitale dei convertitori di elettronica di potenza ha mostrato numerosi vantaggi rispetto ai sistemi analogici tradizionali. Tra questi, la flessibilità nell'implementare algoritmi avanzati senza modifiche hardware significative accelera lo sviluppo e riduce i costi. Inoltre, il controllo digitale è più resistente al rumore e alle variazioni dei componenti, rendendo i sistemi più robusti in ambienti con disturbi e variazioni dei componenti nel tempo. La riconfigurabilità tramite software permette modifiche senza sostituire hardware costosi, utile soprattutto in applicazioni che richiedono flessibilità. Il controllo digitale gestisce efficientemente l'energia, ottimizzando il consumo, importante in dispositivi portatili. Tuttavia, ci sono sfide specifiche come la quantizzazione e le oscillazioni a bassa frequenza. La quantizzazione limita la precisione del controllo, evidente nei modulatori DPWM, e può generare oscillazioni a bassa frequenza. Approcci come il "dithering" e i modulatori Sigma-Delta DPWM affrontano queste sfide, ma possono introdurre rumore o operare a velocità di conversione più lente. Una soluzione più recente è la tecnica DDPWM, che offre un controllo preciso senza oscillazioni a bassa frequenza, riducendo il ripple di tensione di uscita e mantenendo alte prestazioni transitorie. Il lavoro svolto si è dunque concentrato sulla realizzazione di un acceleratore hardware che fosse in grado di implementare funzionalità di PID e dithering, in modo da alleggerire il microcontrollore da queste operazioni e svolgere in modo più efficiente. Si sono dunque sviluppati un ambiente di simulazione, per verificare la bontà dei metodi di implementazione, e, successivamente, si è proceduto alla scrittura dei vari blocchi RTL necessari. Infine si sono effettuate stime di area e potenza in modo da valutare l'efficienza dell'IP realizzata e individuare eventuali criticità per possibili sviluppi futuri.

Abstract
Tipologia del documento
Tesi di laurea (Laurea magistrale)
Autore della tesi
Guerra, Edoardo
Relatore della tesi
Correlatore della tesi
Scuola
Corso di studio
Indirizzo
INGEGNERIA ELETTRONICA
Ordinamento Cds
DM270
Parole chiave
Controllo PID,Dithering,Acceleratore hardware,Power converters,RTL,System Verilog
Data di discussione della Tesi
18 Marzo 2024
URI

Altri metadati

Gestione del documento: Visualizza il documento

^